// ******************************************************************************
// Copyright     :  Copyright (C) 2021, Hisilicon Technologies Co. Ltd.
// File name     :  mpu_reg_offset.h
// Project line  :  IT产品线
// Department    :  图灵ICT处理器开发部
// Version       :  V100
// Date          :
// Description   :  Hi 1823is a throughput of 100Gbps CNA chip. It provide large bandwith, low latency, scalability
// converged network solution, support network convergency, virtualization, protocol offload, and serves IT product and
// CT product. Others        :  Generated automatically by nManager V5.1 History       :  2021/01/25 14:24:23 Create
// file
// ******************************************************************************

#ifndef MPU_REG_OFFSET_H
#define MPU_REG_OFFSET_H

/* ncsi_sys_csr Base address of Module's Register */
#define CSR_NCSI_SYS_CSR_BASE (0x1833000)

/* **************************************************************************** */
/*                      ncsi_sys_csr Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_NCSI_SYS_CSR_NCSI_SYS_VERSION_REG (CSR_NCSI_SYS_CSR_BASE + 0x0) /* NCSI版本寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_CHNL_SMAC_L_0_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x100) /* NCSI旁路报文的源MAC低32bit地址寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_CHNL_SMAC_L_1_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x104) /* NCSI旁路报文的源MAC低32bit地址寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_CHNL_SMAC_L_2_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x108) /* NCSI旁路报文的源MAC低32bit地址寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_CHNL_SMAC_L_3_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x10C) /* NCSI旁路报文的源MAC低32bit地址寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_CHNL_SMAC_H_0_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x110) /* NCSI旁路报文的源MAC高16bit地址寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_CHNL_SMAC_H_1_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x114) /* NCSI旁路报文的源MAC高16bit地址寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_CHNL_SMAC_H_2_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x118) /* NCSI旁路报文的源MAC高16bit地址寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_CHNL_SMAC_H_3_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x11C)                                           /* NCSI旁路报文的源MAC高16bit地址寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_CHNL_CTRL_0_REG (CSR_NCSI_SYS_CSR_BASE + 0x120) /* NCSI旁路报文转发目的端口控制寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_CHNL_CTRL_1_REG (CSR_NCSI_SYS_CSR_BASE + 0x124) /* NCSI旁路报文转发目的端口控制寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_CHNL_CTRL_2_REG (CSR_NCSI_SYS_CSR_BASE + 0x128) /* NCSI旁路报文转发目的端口控制寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_CHNL_CTRL_3_REG (CSR_NCSI_SYS_CSR_BASE + 0x12C) /* NCSI旁路报文转发目的端口控制寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_APP_BD_EMPTY_INTERVAL_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x130) /* 获取BD失败后，等待重新尝试读取BD的时钟周期个数 */
#define CSR_NCSI_SYS_CSR_NCSI_CTRL_CHKSUM_CFG_REG (CSR_NCSI_SYS_CSR_BASE + 0x134) /* 控制帧Checksum域检测配置寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_TX_MAX_FRAME_SIZE_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x138) /* NCSI的发送报文支持的最大Size长度 */
#define CSR_NCSI_SYS_CSR_NCSI_TX_MIN_FRAME_SIZE_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x13C) /* NCSI的发送报文支持的最小Size长度 */
#define CSR_NCSI_SYS_CSR_NCSI_RAM_SYS_ECC_ERR_INSR_REG (CSR_NCSI_SYS_CSR_BASE + 0x140) /* RAM ECC错误注入使能信号 */
#define CSR_NCSI_SYS_CSR_NCSI_TCMD_AFIFO_LEVEL_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x144)                                               /* 发送命令异步FIFO的将满水线寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_TXBD_FIFO_LEVEL_REG (CSR_NCSI_SYS_CSR_BASE + 0x148) /* NCSI_TXBD_FIFO的将满水线寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_WR_ACC_MAX_REG (CSR_NCSI_SYS_CSR_BASE + 0x14C) /* NCSI写OutStanding最大能力配置寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_RD_ACC_MAX_REG (CSR_NCSI_SYS_CSR_BASE + 0x150) /* NCSI读OutStanding最大能力配置寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_BD_DST_MODE_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x154) /* NCSI接收到Pass-Through转发上报MPU选择寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_TX_BD_WRD0_REG (CSR_NCSI_SYS_CSR_BASE + 0x200)  /* NCSI的报文发送BD接口寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_TX_BD_WRD1_REG (CSR_NCSI_SYS_CSR_BASE + 0x204)  /* NCSI的报文发送BD接口寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_TX_BD_WRD2_REG (CSR_NCSI_SYS_CSR_BASE + 0x208)  /* NCSI的报文发送BD接口寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_TX_BD_WRD3_REG (CSR_NCSI_SYS_CSR_BASE + 0x20C)  /* NCSI的报文发送BD接口寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_APP_BD_EN_REG (CSR_NCSI_SYS_CSR_BASE + 0x210)   /* NCSI向PIE预申请BD使能寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_RLS_BD_ADDR_REG (CSR_NCSI_SYS_CSR_BASE + 0x214) /* NCSI向PIE释放BD的接口起始地址寄存器 \
                                                                               */
#define CSR_NCSI_SYS_CSR_NCSI_ADD_BD_ADDR_REG (CSR_NCSI_SYS_CSR_BASE + 0x218) /* NCSI向PIE更新BD的接口起始地址寄存器 \
                                                                               */
#define CSR_NCSI_SYS_CSR_NCSI_APP_PT_BD_ADDR_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x21C) /* NCSI向PIE申请Pass-Through报文BD起始地址寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_APP_CTRL_BD_ADDR_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x220) /* NCSI向PIE申请控制报文BD起始地址寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_LONG_LATENCY_CFG_REG (CSR_NCSI_SYS_CSR_BASE + 0x224)  /* NCSI板级超长走线适配控制寄存器 \
                                                                                     */
#define CSR_NCSI_SYS_CSR_NCSI_TX_ADD_PAD_REG (CSR_NCSI_SYS_CSR_BASE + 0x228)        /* NCSI发送报文添加Pad使能寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_RAM_SYS_CERR_REG (CSR_NCSI_SYS_CSR_BASE + 0x300)      /* RAM ECC1bit 错误寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_RAM4_ECC_ERR_ADDR_REG (CSR_NCSI_SYS_CSR_BASE + 0x304) /* RAM4 ECC错误地址寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_TXBD_FIFO_CNT_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x308) /* NCSI_TXBD_FIFO的BD数据量实时值寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_TXBD_FIFO_FLOW_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x30C)                                             /* NCSI_TXBD_FIFO的上下溢标志位寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_TCMD_AFIFO_OF_REG (CSR_NCSI_SYS_CSR_BASE + 0x310) /* 发送命令异步FIFO上溢标识寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_TCMD_AFIFO_WCNT_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x314) /* 发送命令异步FIFO当前存储数据个数寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_TX_AFIFO_WCNT_REG (CSR_NCSI_SYS_CSR_BASE + 0x318) /* TX异步FIFO当前存储数据个数寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_TX_AFIFO_OF_REG (CSR_NCSI_SYS_CSR_BASE + 0x31C)   /* TX异步FIFO上溢标识寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_PT_BD_FIFO_CNT_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x320) /* NCSI_PT_BD_FIFO的BD数据量实时值寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_PT_BD_FIFO_FLOW_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x324) /* NCSI_PT_BD_FIFO的上下溢标志位寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_CTRL_BD_FIFO_CNT_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x328) /* NCSI_CTRL_BD_FIFO的BD数据量实时值寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_CTRL_BD_FIFO_FLOW_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x32C) /* NCSI_CTRL_BD_FIFO的上下溢标志位寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_AXI_OTD_CNT_REG (CSR_NCSI_SYS_CSR_BASE + 0x330) /* AXI读写Outstanding实时值寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_APP_BD_CNT_REG (CSR_NCSI_SYS_CSR_BASE + 0x400)  /* 向PIE申请BD成功的描述符个数 */
#define CSR_NCSI_SYS_CSR_NCSI_ADD_BD_CNT_REG (CSR_NCSI_SYS_CSR_BASE + 0x404)  /* 向PIE写入的待调度BD个数 */
#define CSR_NCSI_SYS_CSR_NCSI_RX_TXBD_CNT_REG (CSR_NCSI_SYS_CSR_BASE + 0x408) /* 接收到的待发送BD报文个数 */
#define CSR_NCSI_SYS_CSR_NCSI_RX_TXBD_EMPTY_CNT_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x40C) /* 接收到的待发送BD的empty域异常BD个数 */
#define CSR_NCSI_SYS_CSR_NCSI_RX_TXBD_CODE_ERR_CNT_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x410) /* 接收到的待发送BD的Error CODE域异常BD个数 */
#define CSR_NCSI_SYS_CSR_NCSI_RX_TXBD_MIN_FRAME_CNT_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x414) /* 接收到的待发送BD帧长度太小，丢弃的BD个数 */
#define CSR_NCSI_SYS_CSR_NCSI_RX_TXBD_MAX_FRAME_CNT_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x418) /* 接收到的待发送BD帧长度超长，丢弃的BD个数 */
#define CSR_NCSI_SYS_CSR_NCSI_RLS_BD_CNT_REG (CSR_NCSI_SYS_CSR_BASE + 0x41C) /* 向PIE释放BD描述符的次数 */
#define CSR_NCSI_SYS_CSR_NCSI_RX_PT_PKT_CNT_LOW_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x420) /* 接收到Pass-Through Packet 低32bit 统计寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_RX_PT_PKT_CNT_HIGH_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x424) /* 接收到Pass-Through Packet 高16bit 统计寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_RX_PT_PKT_DISC_CNT_REG                                                     \
    (CSR_NCSI_SYS_CSR_BASE + 0x428) /* 丢弃的Pass-Through Packet统计寄存器(包括SA域匹配失败的帧、RAM ECC \
                                       2bit不可纠、BD Size太小的帧、MAC层传输的FCS异常或帧长度超长的帧) */
#define CSR_NCSI_SYS_CSR_NCSI_RX_PT_CH_ERR_CNT_0_REG                                                                                                                                         \
    (CSR_NCSI_SYS_CSR_BASE + 0x42C) /* 接收到的Pass-Through帧的源MAC匹配成功，但对应Channel未使能的Pass-Through帧个数（不包括MAC层传输的FCS异常或超长帧，不包括MAC层过滤的超短帧，也不包括BD \
                                       Size太小的帧） */
#define CSR_NCSI_SYS_CSR_NCSI_RX_PT_CH_ERR_CNT_1_REG                                                                                                                                         \
    (CSR_NCSI_SYS_CSR_BASE + 0x430) /* 接收到的Pass-Through帧的源MAC匹配成功，但对应Channel未使能的Pass-Through帧个数（不包括MAC层传输的FCS异常或超长帧，不包括MAC层过滤的超短帧，也不包括BD \
                                       Size太小的帧） */
#define CSR_NCSI_SYS_CSR_NCSI_RX_PT_CH_ERR_CNT_2_REG                                                                                                                                         \
    (CSR_NCSI_SYS_CSR_BASE + 0x434) /* 接收到的Pass-Through帧的源MAC匹配成功，但对应Channel未使能的Pass-Through帧个数（不包括MAC层传输的FCS异常或超长帧，不包括MAC层过滤的超短帧，也不包括BD \
                                       Size太小的帧） */
#define CSR_NCSI_SYS_CSR_NCSI_RX_PT_CH_ERR_CNT_3_REG                                                                                                                                         \
    (CSR_NCSI_SYS_CSR_BASE + 0x438) /* 接收到的Pass-Through帧的源MAC匹配成功，但对应Channel未使能的Pass-Through帧个数（不包括MAC层传输的FCS异常或超长帧，不包括MAC层过滤的超短帧，也不包括BD \
                                       Size太小的帧） */
#define CSR_NCSI_SYS_CSR_NCSI_TX_PT_PKT_CNT_REG \
    (CSR_NCSI_SYS_CSR_BASE +                    \
        0x43C) /* 发送Pass-Through Packet统计寄存器（正确的发送给异步输出FIFO的Pass-Through报文） */
#define CSR_NCSI_SYS_CSR_NCSI_RX_CTRL_OK_CNT_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x440) /* 接收到正确控制帧个数统计寄存器（不包括Checksum校验错误的个数） */
#define CSR_NCSI_SYS_CSR_NCSI_RX_CTRL_DISC_CNT_REG                                   \
    (CSR_NCSI_SYS_CSR_BASE +                                                         \
        0x444) /* 丢弃的控制帧个数统计寄存器（包括RAM ECC 2bit不可纠导致丢弃的帧、BD \
                  Size太小的帧、MAC层传输的FCS异常或帧长度异常的帧，不包括Checksum校验错误的个数） */
#define CSR_NCSI_SYS_CSR_NCSI_RX_CTRL_CHKSUM_ERR_CNT_REG \
    (CSR_NCSI_SYS_CSR_BASE +                             \
        0x448) /* 控制帧CheckSum校验错误的个数统计寄存器（包括CheckSum域校验错误，不包括Payload Length域错误） */
#define CSR_NCSI_SYS_CSR_NCSI_TX_CTRL_PKT_CNT_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x44C) /* 发送控制帧统计寄存器（仅统计正确的发送给异步输出FIFO的） */
#define CSR_NCSI_SYS_CSR_NCSI_TX_CTRL_LEN_MISMATCH_CNT_REG                                                                  \
    (CSR_NCSI_SYS_CSR_BASE + 0x450) /* 接收到的控制帧帧头指示域计算的长度与BD中的指示长度不一致，丢弃的BD个数（不包括发送BD \
                                       empty域异常、ERROR Code异常、帧超长/超短异常的帧） */
#define CSR_NCSI_SYS_CSR_NCSI_TX_CTRL_LEN_SHORT_REG                                                          \
    (CSR_NCSI_SYS_CSR_BASE +                                                                                 \
        0x454) /* 接收到控制帧BD信息中指示的BD长度太短，无法正确解析到Payload Length域的BD个数（不包括发送BD \
                  empty域异常、ERROR Code异常、帧超长/超短异常的帧） */
#define CSR_NCSI_SYS_CSR_NCSI_BD_BUSY_STAT_REG (CSR_NCSI_SYS_CSR_BASE + 0x458) /* 从PIE申请的BD等待被成功使用寄存器 */
#define CSR_NCSI_SYS_CSR_NCSI_RX_PT_CH_OK_CNT_0_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x45C) /* 接收到的Pass-Through帧的源MAC匹配成功，且对应Channel使能的Pass-Through帧个数 */
#define CSR_NCSI_SYS_CSR_NCSI_RX_PT_CH_OK_CNT_1_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x460) /* 接收到的Pass-Through帧的源MAC匹配成功，且对应Channel使能的Pass-Through帧个数 */
#define CSR_NCSI_SYS_CSR_NCSI_RX_PT_CH_OK_CNT_2_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x464) /* 接收到的Pass-Through帧的源MAC匹配成功，且对应Channel使能的Pass-Through帧个数 */
#define CSR_NCSI_SYS_CSR_NCSI_RX_PT_CH_OK_CNT_3_REG \
    (CSR_NCSI_SYS_CSR_BASE + 0x468) /* 接收到的Pass-Through帧的源MAC匹配成功，且对应Channel使能的Pass-Through帧个数 */
#define CSR_NCSI_SYS_CSR_NCSI_RX_CTRL_PAYLOAD_LEN_ERR_CNT_REG                                                                                                                                     \
    (CSR_NCSI_SYS_CSR_BASE + 0x46C) /* 接收到的控制帧中payload_len域非法（或者无法获取到payload_len域的短帧），计算出来的帧长超过报文有效长度，无法计算checksum的控制帧个数（checksum使能时统计） \
                                     */
#define CSR_NCSI_SYS_CSR_NCSI_RX_CUR_ST_REG (CSR_NCSI_SYS_CSR_BASE + 0x500)      /* rx_cur_st状态机 */
#define CSR_NCSI_SYS_CSR_NCSI_APP_CUR_ST_REG (CSR_NCSI_SYS_CSR_BASE + 0x504)     /* app_cur_st状态机 */
#define CSR_NCSI_SYS_CSR_NCSI_WSHM_CUR_ST_REG (CSR_NCSI_SYS_CSR_BASE + 0x508)    /* wshm_cur_st状态机 */
#define CSR_NCSI_SYS_CSR_NCSI_ADD_CUR_ST_REG (CSR_NCSI_SYS_CSR_BASE + 0x50C)     /* add_cur_st状态机 */
#define CSR_NCSI_SYS_CSR_NCSI_RSHM_CUR_ST_REG (CSR_NCSI_SYS_CSR_BASE + 0x510)    /* rshm_cur_st状态机 */
#define CSR_NCSI_SYS_CSR_NCSI_RLS_CUR_ST_REG (CSR_NCSI_SYS_CSR_BASE + 0x514)     /* rls_cur_st状态机 */
#define CSR_NCSI_SYS_CSR_NCSI_AXI_RCH_CUR_ST_REG (CSR_NCSI_SYS_CSR_BASE + 0x518) /* axi_rch_cur_st状态机 */
#define CSR_NCSI_SYS_CSR_NCSI_AXI_WCH_CUR_ST_REG (CSR_NCSI_SYS_CSR_BASE + 0x51C) /* axi_wch_cur_st状态机 */

/* ncsi_csr Base address of Module's Register */
#define CSR_NCSI_CSR_BASE (0x1832000)

/* **************************************************************************** */
/*                      ncsi_csr Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_NCSI_CSR_NCSI_VERSION_REG (CSR_NCSI_CSR_BASE + 0x0)      /* NCSI版本寄存器 */
#define CSR_NCSI_CSR_NCSI_HW_ARB_BPS_REG (CSR_NCSI_CSR_BASE + 0x100) /* hardware仲裁器旁路工作模式寄存器 */
#define CSR_NCSI_CSR_NCSI_PAUSE_EN_REG (CSR_NCSI_CSR_BASE + 0x104)   /* NCSI硬件仲裁模块流控使能寄存器。 */
#define CSR_NCSI_CSR_NCSI_HW_ARB_IPG_REG \
    (CSR_NCSI_CSR_BASE + 0x108) /* hardware仲裁器支持OP-CODE的最大帧间隙配置寄存器 */
#define CSR_NCSI_CSR_NCSI_SEND_TOKEN_TIME_GAP_REG \
    (CSR_NCSI_CSR_BASE + 0x10C) /* hardware仲裁器完成包发送到发送TOKEN OP-CODE的时钟周期个数寄存器 */
#define CSR_NCSI_CSR_NCSI_TR_PKT_TIMEOUT_REG \
    (CSR_NCSI_CSR_BASE + 0x110) /* 数据包准备好，等待TOKEN的最大时钟周期个数寄存器 */
#define CSR_NCSI_CSR_NCSI_XOFF_TIMEOUT_REG \
    (CSR_NCSI_CSR_BASE + 0x114)                                  /* NCSI发送XOFF操作码之后，即将超时等待时间寄存器 */
#define CSR_NCSI_CSR_NCSI_PKG_ID_REG (CSR_NCSI_CSR_BASE + 0x118) /* 当前网络控制器的Package ID */
#define CSR_NCSI_CSR_NCSI_ARB_MSTR_EVENT_REG \
    (CSR_NCSI_CSR_BASE + 0x11C) /* 启动当前网络控制器的ARB_Master分配流程控制寄存器 */
#define CSR_NCSI_CSR_NCSI_ARB_PKG_ID_MSB_REG \
    (CSR_NCSI_CSR_BASE + 0x120) /* 当前网络控制器的Package ID发送字节序控制寄存器 */
#define CSR_NCSI_CSR_NCSI_RCVD_LOWER_FLUSH_MODE_REG \
    (CSR_NCSI_CSR_BASE +                            \
        0x124) /* 当前网络控制器在NORMAL或者XFER状态下接收到小于自身PackageID的FLUSH操作码时的处理方法控制寄存器 */
#define CSR_NCSI_CSR_NCSI_WAIT_IDLE_RCVD_PAUSE_MODE_REG \
    (CSR_NCSI_CSR_BASE +                                \
        0x128) /* 当前网络控制器在FLUSH期间WAIT_IDLE状态下出现拥塞或者接收到XON/XOFF操作码时的处理方法控制寄存器 */
#define CSR_NCSI_CSR_NCSI_PAD_EXT_PULLDOWN_REG \
    (CSR_NCSI_CSR_BASE + 0x12C) /* 在1驱1场景下，NCSI输出PAD的对接器件外部下拉控制寄存器 */
#define CSR_NCSI_CSR_NCSI_CODE_SYNC_REG (CSR_NCSI_CSR_BASE + 0x500)  /* code_sync_cur_st状态机 */
#define CSR_NCSI_CSR_NCSI_RX_CODE_REG (CSR_NCSI_CSR_BASE + 0x504)    /* rx_code_cur_st状态机 */
#define CSR_NCSI_CSR_NCSI_ARB_REG (CSR_NCSI_CSR_BASE + 0x508)        /* arb_cur_st状态机 */
#define CSR_NCSI_CSR_NCSI_TOKEN_REG (CSR_NCSI_CSR_BASE + 0x50C)      /* token_cur_st状态机 */
#define CSR_NCSI_CSR_NCSI_PAUSE_REG (CSR_NCSI_CSR_BASE + 0x510)      /* pause_cur_st状态机 */
#define CSR_NCSI_CSR_NCSI_TX_OP_CODE_REG (CSR_NCSI_CSR_BASE + 0x514) /* 硬件仲裁器当前输出的操作码状态 */

/* ncsi_mac_csr Base address of Module's Register */
#define CSR_NCSI_MAC_CSR_BASE (0x1831000)

/* **************************************************************************** */
/*                      ncsi_mac_csr Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_NCSI_MAC_CSR_NCSI_MAC_VERSION_REG (CSR_NCSI_MAC_CSR_BASE + 0x0)        /* NCSI版本寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_INT_STATUS_REG (CSR_NCSI_MAC_CSR_BASE + 0x10)        /* NCSI中断状态寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_INT_EN_REG (CSR_NCSI_MAC_CSR_BASE + 0x14)            /* NCSI中断使能寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_INT_SET_REG (CSR_NCSI_MAC_CSR_BASE + 0x18)           /* NCSI软件模拟中断寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_INT_RAW_STATUS_REG (CSR_NCSI_MAC_CSR_BASE + 0x1C)    /* NCSI原始中断状态寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_TP_RAM_TMOD_REG (CSR_NCSI_MAC_CSR_BASE + 0x100)      /* RAM模式寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_MEM_POWER_MODE_REG (CSR_NCSI_MAC_CSR_BASE + 0x104)   /* RAM低功耗控制寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_RAM_ECC_BYPASS_REG (CSR_NCSI_MAC_CSR_BASE + 0x108)   /* RAM ECC功能旁路寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_HW_ARB_BPS_MAC_REG (CSR_NCSI_MAC_CSR_BASE + 0x10C)   /* hardware仲裁器旁路工作模式寄存器 \
                                                                                    */
#define CSR_NCSI_MAC_CSR_NCSI_XON_XOFF_LEN_REG (CSR_NCSI_MAC_CSR_BASE + 0x110)     /* NCSI发送XON/XOFF Frame的长度 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_0_REG (CSR_NCSI_MAC_CSR_BASE + 0x114)      /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_1_REG (CSR_NCSI_MAC_CSR_BASE + 0x118)      /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_2_REG (CSR_NCSI_MAC_CSR_BASE + 0x11C)      /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_3_REG (CSR_NCSI_MAC_CSR_BASE + 0x120)      /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_4_REG (CSR_NCSI_MAC_CSR_BASE + 0x124)      /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_5_REG (CSR_NCSI_MAC_CSR_BASE + 0x128)      /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_6_REG (CSR_NCSI_MAC_CSR_BASE + 0x12C)      /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_7_REG (CSR_NCSI_MAC_CSR_BASE + 0x130)      /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_8_REG (CSR_NCSI_MAC_CSR_BASE + 0x134)      /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_9_REG (CSR_NCSI_MAC_CSR_BASE + 0x138)      /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_10_REG (CSR_NCSI_MAC_CSR_BASE + 0x13C)     /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_11_REG (CSR_NCSI_MAC_CSR_BASE + 0x140)     /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_12_REG (CSR_NCSI_MAC_CSR_BASE + 0x144)     /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_13_REG (CSR_NCSI_MAC_CSR_BASE + 0x148)     /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_14_REG (CSR_NCSI_MAC_CSR_BASE + 0x14C)     /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XON_FRAME_15_REG (CSR_NCSI_MAC_CSR_BASE + 0x150)     /* NCSI发送XON数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_0_REG (CSR_NCSI_MAC_CSR_BASE + 0x154)     /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_1_REG (CSR_NCSI_MAC_CSR_BASE + 0x158)     /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_2_REG (CSR_NCSI_MAC_CSR_BASE + 0x15C)     /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_3_REG (CSR_NCSI_MAC_CSR_BASE + 0x160)     /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_4_REG (CSR_NCSI_MAC_CSR_BASE + 0x164)     /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_5_REG (CSR_NCSI_MAC_CSR_BASE + 0x168)     /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_6_REG (CSR_NCSI_MAC_CSR_BASE + 0x16C)     /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_7_REG (CSR_NCSI_MAC_CSR_BASE + 0x170)     /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_8_REG (CSR_NCSI_MAC_CSR_BASE + 0x174)     /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_9_REG (CSR_NCSI_MAC_CSR_BASE + 0x178)     /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_10_REG (CSR_NCSI_MAC_CSR_BASE + 0x17C)    /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_11_REG (CSR_NCSI_MAC_CSR_BASE + 0x180)    /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_12_REG (CSR_NCSI_MAC_CSR_BASE + 0x184)    /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_13_REG (CSR_NCSI_MAC_CSR_BASE + 0x188)    /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_14_REG (CSR_NCSI_MAC_CSR_BASE + 0x18C)    /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_XOFF_FRAME_15_REG (CSR_NCSI_MAC_CSR_BASE + 0x190)    /* NCSI发送XOFF数据帧的数据域 */
#define CSR_NCSI_MAC_CSR_NCSI_RAM_ECC_ERR_INSR_REG (CSR_NCSI_MAC_CSR_BASE + 0x194) /* RAM ECC错误注入使能信号 */
#define CSR_NCSI_MAC_CSR_NCSI_RX_AFIFO_LEVEL_REG (CSR_NCSI_MAC_CSR_BASE + 0x198)   /* RX异步FIFO的将满水线寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_RX_AFIFO_AFULL_TH_REG (CSR_NCSI_MAC_CSR_BASE + 0x19C) /* RX异步FIFO的将满水线寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_RCMD_AFIFO_LEVEL_REG (CSR_NCSI_MAC_CSR_BASE + 0x1A0)  /* RCMD异步FIFO的将满水线寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_TX_AFIFO_LEVEL_REG (CSR_NCSI_MAC_CSR_BASE + 0x1A4)    /* TX异步FIFO的将满水线寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_DOMAIN_CHK_CNT_REG \
    (CSR_NCSI_MAC_CSR_BASE + 0x1A8)                                           /* 参考时钟50M检查同步计数器周期寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_DOMAIN_STAT_REG (CSR_NCSI_MAC_CSR_BASE + 0x1AC) /* 参考50M时钟域时钟状态寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_DOMAIN_SELF_SHIELD_MODE_REG \
    (CSR_NCSI_MAC_CSR_BASE + 0x1B0) /* 参考50M时钟域时钟状态检查APB口保护模式寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_RAM_CERR_REG (CSR_NCSI_MAC_CSR_BASE + 0x300)          /* RAM ECC单比特错误寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_RAM0_ECC_ERR_ADDR_REG (CSR_NCSI_MAC_CSR_BASE + 0x304) /* RAM0 ECC错误地址寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_RAM1_ECC_ERR_ADDR_REG (CSR_NCSI_MAC_CSR_BASE + 0x308) /* RAM1 ECC错误地址寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_RAM2_ECC_ERR_ADDR_REG (CSR_NCSI_MAC_CSR_BASE + 0x30C) /* RAM2 ECC错误地址寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_RAM3_ECC_ERR_ADDR_REG (CSR_NCSI_MAC_CSR_BASE + 0x310) /* RAM3 ECC错误地址寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_RX_AFIFO_OF_REG (CSR_NCSI_MAC_CSR_BASE + 0x314)       /* RX异步FIFO上溢标识寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_RX_AFIFO_RCNT_REG (CSR_NCSI_MAC_CSR_BASE + 0x318) /* RX异步FIFO当前存储数据个数寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_RCMD_AFIFO_OF_REG (CSR_NCSI_MAC_CSR_BASE + 0x31C) /* RCMD异步FIFO上溢标识寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_RCMD_AFIFO_RCNT_REG \
    (CSR_NCSI_MAC_CSR_BASE + 0x320)                                          /* RCMD异步FIFO当前存储数据个数寄存器 */
#define CSR_NCSI_MAC_CSR_NCSI_DOMAIN_ERR_REG (CSR_NCSI_MAC_CSR_BASE + 0x324) /* 参考50M时钟域时钟不稳定指示状态寄存器 \
                                                                              */
#define CSR_NCSI_MAC_CSR_NCSI_TX_FRM_CNT_REG \
    (CSR_NCSI_MAC_CSR_BASE + 0x400) /* 向MAC_CORE发送的正常报文个数（不包括XON/XOFF帧） */
#define CSR_NCSI_MAC_CSR_NCSI_TX_FRM_ERR_CNT_REG \
    (CSR_NCSI_MAC_CSR_BASE +                     \
        0x404) /* 向MAC_CORE发送异常报文的个数（不包括XON/XOFF帧，包括Memory UNC及发送帧被截断的帧） */
#define CSR_NCSI_MAC_CSR_NCSI_TX_XON_CNT_REG \
    (CSR_NCSI_MAC_CSR_BASE + 0x408) /* 向MAC_CORE发送XON帧的个数（不包括异常的XON帧） */
#define CSR_NCSI_MAC_CSR_NCSI_TX_XOFF_CNT_REG (CSR_NCSI_MAC_CSR_BASE + 0x40C) /* 向MAC_CORE发送XOFF帧的个数 */
#define CSR_NCSI_MAC_CSR_NCSI_TX_XON_ERR_CNT_REG \
    (CSR_NCSI_MAC_CSR_BASE + 0x410) /* 向MAC_CORE发送异常XON帧的个数（FCS域异常） */
#define CSR_NCSI_MAC_CSR_NCSI_TX_EMPTY_ERR_CNT_REG \
    (CSR_NCSI_MAC_CSR_BASE + 0x414) /* NCSI向MAC发送数据时，AXI未及时返回数据，出现丢帧，FCS标识异常状态数据帧个数 */
#define CSR_NCSI_MAC_CSR_NCSI_TX_CUR_ST_REG (CSR_NCSI_MAC_CSR_BASE + 0x500)        /* tx_cur_st状态机 */
#define CSR_NCSI_MAC_CSR_NCSI_PAUSE_FRM_CUR_ST_REG (CSR_NCSI_MAC_CSR_BASE + 0x504) /* pause_frm_cur_st状态机 */

/* ncsi_mac_core Base address of Module's Register */
#define CSR_NCSI_MAC_CORE_BASE (0x1830000)

/* **************************************************************************** */
/*                      ncsi_mac_core Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_NCSI_MAC_CORE_DUPLEX_TYPE_REG (CSR_NCSI_MAC_CORE_BASE + 0x8)  /* 全双工半双工模式寄存器 */
#define CSR_NCSI_MAC_CORE_FD_FC_TYPE_REG (CSR_NCSI_MAC_CORE_BASE + 0xC)   /* FD_FC_TYPE为流控帧类型域寄存器。 */
#define CSR_NCSI_MAC_CORE_FC_TX_TIMER_REG (CSR_NCSI_MAC_CORE_BASE + 0x1C) /* FC_TX_TIMER为流控时间参数寄存器。 */
#define CSR_NCSI_MAC_CORE_FD_FC_ADDR_LOW_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x20) /* FD_FC_ADDR_LOW为流控帧目的地址寄存器1。 */
#define CSR_NCSI_MAC_CORE_FD_FC_ADDR_HIGH_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x24) /* FD_FC_ADDR_HIGH为流控帧目的地址寄存器2。 */
#define CSR_NCSI_MAC_CORE_IPG_TX_TIMER_REG (CSR_NCSI_MAC_CORE_BASE + 0x30)     /* IPG_TX_TIMER为发送帧间隙寄存器。 */
#define CSR_NCSI_MAC_CORE_PAUSE_THR_REG (CSR_NCSI_MAC_CORE_BASE + 0x38)        /* PAUSE_THR为发送流控帧间隙寄存器。 */
#define CSR_NCSI_MAC_CORE_MAX_FRM_SIZE_REG (CSR_NCSI_MAC_CORE_BASE + 0x3C)     /* MAX_FRM_SIZE为最大帧长寄存器。 */
#define CSR_NCSI_MAC_CORE_PORT_MODE_REG (CSR_NCSI_MAC_CORE_BASE + 0x40)        /* PORT_MODE为端口状态寄存器。 */
#define CSR_NCSI_MAC_CORE_PORT_EN_REG (CSR_NCSI_MAC_CORE_BASE + 0x44)          /* PORT_EN为通道使能寄存器。 */
#define CSR_NCSI_MAC_CORE_PAUSE_EN_REG (CSR_NCSI_MAC_CORE_BASE + 0x48)         /* PAUSE_EN为流控使能寄存器。 */
#define CSR_NCSI_MAC_CORE_SHORT_RUNTS_THR_REG (CSR_NCSI_MAC_CORE_BASE + 0x50)  /* SHORT_RUNTS_THR为超短帧界限寄存器。 \
                                                                                */
#define CSR_NCSI_MAC_CORE_AN_NEG_STATE_REG (CSR_NCSI_MAC_CORE_BASE + 0x58)     /* SGMII自协商状态寄存器 */
#define CSR_NCSI_MAC_CORE_TX_LOCAL_PAGE_REG (CSR_NCSI_MAC_CORE_BASE + 0x5C)    /* 自协商本地配置寄存器 */
#define CSR_NCSI_MAC_CORE_TRANSMIT_CONTROL_REG (CSR_NCSI_MAC_CORE_BASE + 0x60) /* TRANSMIT_CONTROL为常用配置寄存器。 \
                                                                                */
#define CSR_NCSI_MAC_CORE_REC_FILT_CONTROL_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x64) /* REC_FILT_CONTROL为接收帧过滤控制寄存器。 */
#define CSR_NCSI_MAC_CORE_PTP_CONFIG_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x74) /* 发送方向IPV6的1588报文CHCECKSUM使能和1588的修正域最高位置0使能 */
#define CSR_NCSI_MAC_CORE_RX_OCTETS_TOTAL_OK_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x80) /* RX_OCTETS_TOTAL_OK为接收有效帧的字节统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_OCTETS_BAD_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x84)                                      /* RX_OCTETS_BAD为接收错误帧字节统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_UC_PKTS_REG (CSR_NCSI_MAC_CORE_BASE + 0x88) /* RX_UC_PKTS为MAC接收单播帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_MC_PKTS_REG (CSR_NCSI_MAC_CORE_BASE + 0x8C) /* RX_MC_PKTS为接收多播帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_BC_PKTS_REG (CSR_NCSI_MAC_CORE_BASE + 0x90) /* RX_BC_PKTS为接收的广播帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_PKTS_64OCTETS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x94) /* RX_PKTS_64OCTETS为接收到帧长为64byte的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_PKTS_65TO127OCTETS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x98) /* RX_PKTS_65TO127OCTETS为接收到帧长为65～127byte的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_PKTS_128TO255OCTETS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x9C) /* RX_PKTS_128TO255OCTETS为接收到帧长为128～255byte的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_PKTS_255TO511OCTETS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0xA0) /* RX_PKTS_255TO511OCTETS为接收到帧长为256～511byte的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_PKTS_512TO1023OCTETS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0xA4) /* RX_PKTS_512TO1023OCTETS为接收到帧长为512～1023byte的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_PKTS_1024TO1518OCTETS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0xA8) /* RX_PKTS_1024TO1518OCTETS为接收帧长为1024～1518byte的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_PKTS_1519TOMAXOCTETS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0xAC) /* RX_PKTS_1519TOMAXOCTETS为接收到帧长为1519～最大byte的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_FCS_ERRORS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0xB0) /* RX_FCS_ERRORS为接收CRC检验错误的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_TAGGED_REG (CSR_NCSI_MAC_CORE_BASE + 0xB4)   /* RX_TAGGED为接收带TAG的帧统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_DATA_ERR_REG (CSR_NCSI_MAC_CORE_BASE + 0xB8) /* RX_DATA_ERR为接收数据错误帧统计寄存器。 \
                                                                           */
#define CSR_NCSI_MAC_CORE_RX_ALIGN_ERRORS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0xBC) /* RX_ALIGN_ERRORS为接收数据非字节对齐错误帧统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_LONG_ERRORS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0xC0) /* RX_LONG_ERRORS为接收帧长大于允许的最大长度的帧数统计寄存器1。 */
#define CSR_NCSI_MAC_CORE_RX_JABBER_ERRORS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0xC4) /* RX_JABBER_ERRORS为接收帧长大于允许的最大长度的帧数统计寄存器2。 */
#define CSR_NCSI_MAC_CORE_RX_PAUSE_MACCONTROL_FRAMCOUNTER_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0xC8) /* RX_PAUSE_MACCONTROL_FRAMCOUNTER为接收到的流控帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_UNKNOWN_MACCONTROL_FRAMCOUNTER_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0xCC) /* RX_UNKNOWN_MACCONTROL_FRAMCOUNTER为MAC接收到的非流控控制帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_VERY_LONG_ERR_CNT_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0xD0) /* RX_VERY_LONG_ERR_CNT为接收到超长帧统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_RUNT_ERR_CNT_REG \
    (CSR_NCSI_MAC_CORE_BASE +                 \
        0xD4) /* RX_RUNT_ERR_CNT为接收到帧长小于64byte大于等于short_runts_thr 字节的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_SHORT_ERR_CNT_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0xD8) /* RX_SHORT_ERR_CNT为接收帧长小于short_runts_thr字节的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_FILT_PKT_CNT_REG (CSR_NCSI_MAC_CORE_BASE + 0xE8)      /* 接收方向过滤掉的包统计 */
#define CSR_NCSI_MAC_CORE_RX_OCTETS_TOTAL_FILT_REG (CSR_NCSI_MAC_CORE_BASE + 0xEC) /* 接收方向过滤掉的字节统计 */
#define CSR_NCSI_MAC_CORE_OCTETS_TRANSMITTED_OK_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x100) /* OCTETS_TRANSMITTED_OK为发送成功的好包字节数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_OCTETS_TRANSMITTED_BAD_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x104) /* OCTETS_TRANSMITTED_BAD为发送成功的坏包字节数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_TX_UC_PKTS_REG (CSR_NCSI_MAC_CORE_BASE + 0x108) /* TX_UC_PKTS为发送的单播帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_TX_MC_PKTS_REG (CSR_NCSI_MAC_CORE_BASE + 0x10C) /* TX_MC_PKTS为发送的多播帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_TX_BC_PKTS_REG (CSR_NCSI_MAC_CORE_BASE + 0x110) /* TX_BC_PKTS为发送的广播帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_TX_PKTS_64OCTETS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x114) /* TX_PKTS_64OCTETS为发送帧长为64byte的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_TX_PKTS_65TO127OCTETS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x118) /* TX_PKTS_65TO127OCTETS为发送帧长为65～127byte的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_TX_PKTS_128TO255OCTETS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x11C) /* TX_PKTS_128TO255OCTETS为发送帧长为128～255byte的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_TX_PKTS_255TO511OCTETS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x120) /* TX_PKTS_255TO511OCTETS为发送帧长为256～511byte的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_TX_PKTS_512TO1023OCTETS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x124) /* TX_PKTS_512TO1023OCTETS为发送帧长为512～1023byte节的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_TX_PKTS_1024TO1518OCTETS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x128) /* TX_PKTS_1024TO1518OCTETS为发送帧长为1024～1518byte的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_TX_PKTS_1519TOMAXOCTETS_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x12C) /* TX_PKTS_1519TOMAXOCTETS为发送帧长大于1519byte的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_TX_UNDERRUN_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x150) /* TX_UNDERRUN为帧发送过程中发生内部错误而导致发送失败的次数统计。 */
#define CSR_NCSI_MAC_CORE_TX_TAGGED_REG (CSR_NCSI_MAC_CORE_BASE + 0x154) /* TX_TAGGED为发送的VLAN帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_TX_CRC_ERROR_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x158) /* TX_CRC_ERROR为发送帧长正确CRC错误的帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_TX_PAUSE_FRAMES_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x15C) /* TX_PAUSE_FRAMES为发送PAUSE帧数统计寄存器。 */
#define CSR_NCSI_MAC_CORE_LINE_LOOP_BACK_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x1A8)                                        /* LINE_LOOP_BACK为MAC线路侧环回寄存器。 */
#define CSR_NCSI_MAC_CORE_CF_CRC_STRIP_REG (CSR_NCSI_MAC_CORE_BASE + 0x1B0) /* CF_CRC_STRIP为CRC剥离使能寄存器。 */
#define CSR_NCSI_MAC_CORE_MODE_CHANGE_EN_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x1B4)                                    /* MODE_CHANGE_EN为端口模式改变使能寄存器。 */
#define CSR_NCSI_MAC_CORE_LOOP_REG_REG (CSR_NCSI_MAC_CORE_BASE + 0x1DC) /* LOOP_REG为环回补充寄存器。 */
#define CSR_NCSI_MAC_CORE_RECV_CONTROL_REG (CSR_NCSI_MAC_CORE_BASE + 0x1E0)   /* RECV_CONTROL为接收控制寄存器。 */
#define CSR_NCSI_MAC_CORE_VLAN_CODE_REG (CSR_NCSI_MAC_CORE_BASE + 0x1E8)      /* VLAN_CODE为VLAN Code寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_OVERRUN_CNT_REG (CSR_NCSI_MAC_CORE_BASE + 0x1EC) /* RX_OVERRUN_CNT为FIFO溢出统计寄存器。 \
                                                                               */
#define CSR_NCSI_MAC_CORE_RX_LENGTHFIELD_ERR_CNT_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x1F4) /* RX_LENGTHFIELD_ERR_CNT为含PAD帧统计寄存器。 */
#define CSR_NCSI_MAC_CORE_RX_FAIL_COMMA_CNT_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x1F8) /* RX_FAIL_COMMA_CNT为字节定界COMMA统计寄存器。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_LOW_0_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x200) /* STATION_ADDR_LOW为本机MAC地址0寄存器1。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_HIGH_0_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x204) /* STATION_ADDR_HIGH为本机MAC地址0寄存器2。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_LOW_1_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x208) /* STATION_ADDR_LOW为本机MAC地址1寄存器1。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_HIGH_1_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x20C) /* STATION_ADDR_HIGH为本机MAC地址1寄存器2。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_LOW_2_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x210) /* STATION_ADDR_LOW为本机MAC地址2寄存器1。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_HIGH_2_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x214) /* STATION_ADDR_HIGH为本机MAC地址2寄存器2。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_LOW_3_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x218) /* STATION_ADDR_LOW为本机MAC地址3寄存器1。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_HIGH_3_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x21C) /* STATION_ADDR_HIGH为本机MAC地址3寄存器2。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_LOW_4_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x220) /* STATION_ADDR_LOW为本机MAC地址4寄存器1。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_HIGH_4_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x224) /* STATION_ADDR_HIGH为本机MAC地址4寄存器2。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_LOW_5_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x228) /* STATION_ADDR_LOW为本机MAC地址5寄存器1。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_HIGH_5_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x22C) /* STATION_ADDR_HIGH为本机MAC地址5寄存器2。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_LOW_MSK_0_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x230) /* STATION_ADDR_LOW为本机MAC地址0寄存器1的掩码。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_HIGH_MSK_0_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x234) /* STATION_ADDR_HIGH为本机MAC地址0寄存器2的掩码。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_LOW_MSK_1_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x238) /* STATION_ADDR_LOW为本机MAC地址1寄存器1的掩码。 */
#define CSR_NCSI_MAC_CORE_STATION_ADDR_HIGH_MSK_1_REG \
    (CSR_NCSI_MAC_CORE_BASE + 0x23C) /* STATION_ADDR_HIGH为本机MAC地址1寄存器2的掩码。 */
#define CSR_NCSI_MAC_CORE_MAC_SKIP_LEN_REG (CSR_NCSI_MAC_CORE_BASE + 0x240)     /* SKIP_LEN为报文头不解析字段长度。 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_0_REG (CSR_NCSI_MAC_CORE_BASE + 0x244)  /* 1588发送方向debug时，抓到包的数据 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_1_REG (CSR_NCSI_MAC_CORE_BASE + 0x248)  /* 1588发送方向debug时，抓到包的数据 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_2_REG (CSR_NCSI_MAC_CORE_BASE + 0x24C)  /* 1588发送方向debug时，抓到包的数据 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_3_REG (CSR_NCSI_MAC_CORE_BASE + 0x250)  /* 1588发送方向debug时，抓到包的数据 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_4_REG (CSR_NCSI_MAC_CORE_BASE + 0x254)  /* 1588发送方向debug时，抓到包的数据 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_5_REG (CSR_NCSI_MAC_CORE_BASE + 0x258)  /* 1588发送方向debug时，抓到包的数据 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_6_REG (CSR_NCSI_MAC_CORE_BASE + 0x25C)  /* 1588发送方向debug时，抓到包的数据 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_7_REG (CSR_NCSI_MAC_CORE_BASE + 0x260)  /* 1588发送方向debug时，抓到包的数据 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_8_REG (CSR_NCSI_MAC_CORE_BASE + 0x264)  /* 1588发送方向debug时，抓到包的数据 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_9_REG (CSR_NCSI_MAC_CORE_BASE + 0x268)  /* 1588发送方向debug时，抓到包的数据 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_10_REG (CSR_NCSI_MAC_CORE_BASE + 0x26C) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_11_REG (CSR_NCSI_MAC_CORE_BASE + 0x270) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_12_REG (CSR_NCSI_MAC_CORE_BASE + 0x274) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_13_REG (CSR_NCSI_MAC_CORE_BASE + 0x278) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_14_REG (CSR_NCSI_MAC_CORE_BASE + 0x27C) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_15_REG (CSR_NCSI_MAC_CORE_BASE + 0x280) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_16_REG (CSR_NCSI_MAC_CORE_BASE + 0x284) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_17_REG (CSR_NCSI_MAC_CORE_BASE + 0x288) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_18_REG (CSR_NCSI_MAC_CORE_BASE + 0x28C) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_19_REG (CSR_NCSI_MAC_CORE_BASE + 0x290) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_20_REG (CSR_NCSI_MAC_CORE_BASE + 0x294) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_21_REG (CSR_NCSI_MAC_CORE_BASE + 0x298) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_22_REG (CSR_NCSI_MAC_CORE_BASE + 0x29C) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_23_REG (CSR_NCSI_MAC_CORE_BASE + 0x2A0) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_24_REG (CSR_NCSI_MAC_CORE_BASE + 0x2A4) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_25_REG (CSR_NCSI_MAC_CORE_BASE + 0x2A8) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_26_REG (CSR_NCSI_MAC_CORE_BASE + 0x2AC) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_27_REG (CSR_NCSI_MAC_CORE_BASE + 0x2B0) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_28_REG (CSR_NCSI_MAC_CORE_BASE + 0x2B4) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_29_REG (CSR_NCSI_MAC_CORE_BASE + 0x2B8) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_30_REG (CSR_NCSI_MAC_CORE_BASE + 0x2BC) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_31_REG (CSR_NCSI_MAC_CORE_BASE + 0x2C0) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_32_REG (CSR_NCSI_MAC_CORE_BASE + 0x2C4) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_33_REG (CSR_NCSI_MAC_CORE_BASE + 0x2C8) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_34_REG (CSR_NCSI_MAC_CORE_BASE + 0x2CC) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_35_REG (CSR_NCSI_MAC_CORE_BASE + 0x2D0) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_36_REG (CSR_NCSI_MAC_CORE_BASE + 0x2D4) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_37_REG (CSR_NCSI_MAC_CORE_BASE + 0x2D8) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_38_REG (CSR_NCSI_MAC_CORE_BASE + 0x2DC) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_39_REG (CSR_NCSI_MAC_CORE_BASE + 0x2E0) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_40_REG (CSR_NCSI_MAC_CORE_BASE + 0x2E4) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_41_REG (CSR_NCSI_MAC_CORE_BASE + 0x2E8) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_42_REG (CSR_NCSI_MAC_CORE_BASE + 0x2EC) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_43_REG (CSR_NCSI_MAC_CORE_BASE + 0x2F0) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_44_REG (CSR_NCSI_MAC_CORE_BASE + 0x2F4) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_45_REG (CSR_NCSI_MAC_CORE_BASE + 0x2F8) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_46_REG (CSR_NCSI_MAC_CORE_BASE + 0x2FC) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_47_REG (CSR_NCSI_MAC_CORE_BASE + 0x300) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_48_REG (CSR_NCSI_MAC_CORE_BASE + 0x304) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_49_REG (CSR_NCSI_MAC_CORE_BASE + 0x308) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_50_REG (CSR_NCSI_MAC_CORE_BASE + 0x30C) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_51_REG (CSR_NCSI_MAC_CORE_BASE + 0x310) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_52_REG (CSR_NCSI_MAC_CORE_BASE + 0x314) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_53_REG (CSR_NCSI_MAC_CORE_BASE + 0x318) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_54_REG (CSR_NCSI_MAC_CORE_BASE + 0x31C) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_55_REG (CSR_NCSI_MAC_CORE_BASE + 0x320) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_56_REG (CSR_NCSI_MAC_CORE_BASE + 0x324) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_57_REG (CSR_NCSI_MAC_CORE_BASE + 0x328) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_58_REG (CSR_NCSI_MAC_CORE_BASE + 0x32C) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_59_REG (CSR_NCSI_MAC_CORE_BASE + 0x330) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_60_REG (CSR_NCSI_MAC_CORE_BASE + 0x334) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_61_REG (CSR_NCSI_MAC_CORE_BASE + 0x338) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_62_REG (CSR_NCSI_MAC_CORE_BASE + 0x33C) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_RD_DATA_63_REG (CSR_NCSI_MAC_CORE_BASE + 0x340) /* 1588发送方向debug时，抓到包的数据 \
                                                                                 */
#define CSR_NCSI_MAC_CORE_DEBUG_PKT_PTR_REG (CSR_NCSI_MAC_CORE_BASE + 0x344)    /* 报文指针寄存器 */
#define CSR_NCSI_MAC_CORE_DEBUG_EN_REG (CSR_NCSI_MAC_CORE_BASE + 0x348)         /* 捕获使能 */
#define CSR_NCSI_MAC_CORE_INTR_STATE_REG (CSR_NCSI_MAC_CORE_BASE + 0x34C)       /* 中断状态 */
#define CSR_NCSI_MAC_CORE_INTR_CLR_REG (CSR_NCSI_MAC_CORE_BASE + 0x350)         /* 中断清除寄存器 */
#define CSR_NCSI_MAC_CORE_INTR_MSK_REG (CSR_NCSI_MAC_CORE_BASE + 0x354)         /* 中断屏蔽寄存器 */
#define CSR_NCSI_MAC_CORE_SEQ_ID_REG (CSR_NCSI_MAC_CORE_BASE + 0x358)           /* 捕获的sequence ID和时间戳的[79:64] */
#define CSR_NCSI_MAC_CORE_STP_63_TO_32_REG (CSR_NCSI_MAC_CORE_BASE + 0x35C)     /* 上报时间戳的[63:32] */
#define CSR_NCSI_MAC_CORE_STP_31_TO_0_REG (CSR_NCSI_MAC_CORE_BASE + 0x360)      /* 上报时间戳的[31:0] */
#define CSR_NCSI_MAC_CORE_DBG_GRP0_VLD_WORDS_REG (CSR_NCSI_MAC_CORE_BASE + 0x364) /* 第一组RAM中捕获的有效字数 */
#define CSR_NCSI_MAC_CORE_DBG_GRP1_VLD_WORDS_REG (CSR_NCSI_MAC_CORE_BASE + 0x368) /* 第二组RAM中捕获的有效字数 */

/* CLK_DET0 Base address of Module's Register */
#define CSR_CLK_DET0_BASE (0x1829000)

/* **************************************************************************** */
/*                      CLK_DET0 Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CLK_DET0_CKD_INT_STA_REG (CSR_CLK_DET0_BASE + 0x10)           /* 时钟中断状态寄存器 */
#define CSR_CLK_DET0_PLL_INT_STA_REG (CSR_CLK_DET0_BASE + 0x14)           /* PLL中断状态寄存器 */
#define CSR_CLK_DET0_CKD_INT_MASK_REG (CSR_CLK_DET0_BASE + 0x20)          /* 时钟错误中断屏蔽寄存器 */
#define CSR_CLK_DET0_CKD_PLL_INT_MASK_REG (CSR_CLK_DET0_BASE + 0x24)      /* PLL中断屏蔽寄存器 */
#define CSR_CLK_DET0_CKD_INT_SET_REG (CSR_CLK_DET0_BASE + 0x30)           /* 软件模拟时钟错误中断 */
#define CSR_CLK_DET0_CKD_PLL_INT_SET_REG (CSR_CLK_DET0_BASE + 0x34)       /* 软件模拟PLL中断 */
#define CSR_CLK_DET0_CKD_ERR_STA_REG (CSR_CLK_DET0_BASE + 0x40)           /* 时钟错误状态寄存器 */
#define CSR_CLK_DET0_PLL_LOCK_STA_REG (CSR_CLK_DET0_BASE + 0x44)          /* PLL 丢锁状态寄存器 */
#define CSR_CLK_DET0_CKD_OK_INT_STA_REG (CSR_CLK_DET0_BASE + 0x48)        /* 时钟恢复中断状态寄存器 */
#define CSR_CLK_DET0_CKD_OK_INT_MASK_REG (CSR_CLK_DET0_BASE + 0x4C)       /* 时钟恢复中断屏蔽寄存器 */
#define CSR_CLK_DET0_CKD_OK_INT_SET_REG (CSR_CLK_DET0_BASE + 0x50)        /* 软件模拟时钟恢复中断 */
#define CSR_CLK_DET0_CKD_CLK_OK_STA_REG (CSR_CLK_DET0_BASE + 0x54)        /* 时钟恢复状态寄存器 */
#define CSR_CLK_DET0_DET_CLK_EN_REG (CSR_CLK_DET0_BASE + 0xA0)            /* 时钟检查使能寄存器 */
#define CSR_CLK_DET0_DET_PLL_EN_REG (CSR_CLK_DET0_BASE + 0xA4)            /* PLL锁定检查使能寄存器 */
#define CSR_CLK_DET0_DET_CLK_OK_EN_REG (CSR_CLK_DET0_BASE + 0xA8)         /* PLL锁定检查使能寄存器 */
#define CSR_CLK_DET0_DET_CLK_OK_CNT_REG (CSR_CLK_DET0_BASE + 0xAC)        /* 时钟恢复正常次数 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_0_REG (CSR_CLK_DET0_BASE + 0xB0)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_1_REG (CSR_CLK_DET0_BASE + 0xB4)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_2_REG (CSR_CLK_DET0_BASE + 0xB8)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_3_REG (CSR_CLK_DET0_BASE + 0xBC)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_4_REG (CSR_CLK_DET0_BASE + 0xC0)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_5_REG (CSR_CLK_DET0_BASE + 0xC4)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_6_REG (CSR_CLK_DET0_BASE + 0xC8)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_7_REG (CSR_CLK_DET0_BASE + 0xCC)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_8_REG (CSR_CLK_DET0_BASE + 0xD0)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_9_REG (CSR_CLK_DET0_BASE + 0xD4)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_10_REG (CSR_CLK_DET0_BASE + 0xD8)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_11_REG (CSR_CLK_DET0_BASE + 0xDC)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_12_REG (CSR_CLK_DET0_BASE + 0xE0)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_13_REG (CSR_CLK_DET0_BASE + 0xE4)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_14_REG (CSR_CLK_DET0_BASE + 0xE8)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_15_REG (CSR_CLK_DET0_BASE + 0xEC)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_16_REG (CSR_CLK_DET0_BASE + 0xF0)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_17_REG (CSR_CLK_DET0_BASE + 0xF4)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_18_REG (CSR_CLK_DET0_BASE + 0xF8)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_19_REG (CSR_CLK_DET0_BASE + 0xFC)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_20_REG (CSR_CLK_DET0_BASE + 0x100) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_21_REG (CSR_CLK_DET0_BASE + 0x104) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_22_REG (CSR_CLK_DET0_BASE + 0x108) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_23_REG (CSR_CLK_DET0_BASE + 0x10C) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_24_REG (CSR_CLK_DET0_BASE + 0x110) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_25_REG (CSR_CLK_DET0_BASE + 0x114) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_26_REG (CSR_CLK_DET0_BASE + 0x118) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_27_REG (CSR_CLK_DET0_BASE + 0x11C) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_28_REG (CSR_CLK_DET0_BASE + 0x120) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_29_REG (CSR_CLK_DET0_BASE + 0x124) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_30_REG (CSR_CLK_DET0_BASE + 0x128) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET0_DET_CLK_MIN_WIDTH_31_REG (CSR_CLK_DET0_BASE + 0x12C) /* 时钟最小宽度配置寄存器 */

/* CLK_DET1 Base address of Module's Register */
#define CSR_CLK_DET1_BASE (0x182B000)

/* **************************************************************************** */
/*                      CLK_DET1 Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CLK_DET1_CKD_INT_STA_REG (CSR_CLK_DET1_BASE + 0x10)           /* 时钟中断状态寄存器 */
#define CSR_CLK_DET1_PLL_INT_STA_REG (CSR_CLK_DET1_BASE + 0x14)           /* PLL中断状态寄存器 */
#define CSR_CLK_DET1_CKD_INT_MASK_REG (CSR_CLK_DET1_BASE + 0x20)          /* 时钟错误中断屏蔽寄存器 */
#define CSR_CLK_DET1_CKD_PLL_INT_MASK_REG (CSR_CLK_DET1_BASE + 0x24)      /* PLL中断屏蔽寄存器 */
#define CSR_CLK_DET1_CKD_INT_SET_REG (CSR_CLK_DET1_BASE + 0x30)           /* 软件模拟时钟错误中断 */
#define CSR_CLK_DET1_CKD_PLL_INT_SET_REG (CSR_CLK_DET1_BASE + 0x34)       /* 软件模拟PLL中断 */
#define CSR_CLK_DET1_CKD_ERR_STA_REG (CSR_CLK_DET1_BASE + 0x40)           /* 时钟错误状态寄存器 */
#define CSR_CLK_DET1_PLL_LOCK_STA_REG (CSR_CLK_DET1_BASE + 0x44)          /* PLL 丢锁状态寄存器 */
#define CSR_CLK_DET1_CKD_OK_INT_STA_REG (CSR_CLK_DET1_BASE + 0x48)        /* 时钟恢复中断状态寄存器 */
#define CSR_CLK_DET1_CKD_OK_INT_MASK_REG (CSR_CLK_DET1_BASE + 0x4C)       /* 时钟恢复中断屏蔽寄存器 */
#define CSR_CLK_DET1_CKD_OK_INT_SET_REG (CSR_CLK_DET1_BASE + 0x50)        /* 软件模拟时钟恢复中断 */
#define CSR_CLK_DET1_CKD_CLK_OK_STA_REG (CSR_CLK_DET1_BASE + 0x54)        /* 时钟恢复状态寄存器 */
#define CSR_CLK_DET1_DET_CLK_EN_REG (CSR_CLK_DET1_BASE + 0xA0)            /* 时钟检查使能寄存器 */
#define CSR_CLK_DET1_DET_PLL_EN_REG (CSR_CLK_DET1_BASE + 0xA4)            /* PLL锁定检查使能寄存器 */
#define CSR_CLK_DET1_DET_CLK_OK_EN_REG (CSR_CLK_DET1_BASE + 0xA8)         /* PLL锁定检查使能寄存器 */
#define CSR_CLK_DET1_DET_CLK_OK_CNT_REG (CSR_CLK_DET1_BASE + 0xAC)        /* 时钟恢复正常次数 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_0_REG (CSR_CLK_DET1_BASE + 0xB0)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_1_REG (CSR_CLK_DET1_BASE + 0xB4)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_2_REG (CSR_CLK_DET1_BASE + 0xB8)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_3_REG (CSR_CLK_DET1_BASE + 0xBC)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_4_REG (CSR_CLK_DET1_BASE + 0xC0)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_5_REG (CSR_CLK_DET1_BASE + 0xC4)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_6_REG (CSR_CLK_DET1_BASE + 0xC8)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_7_REG (CSR_CLK_DET1_BASE + 0xCC)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_8_REG (CSR_CLK_DET1_BASE + 0xD0)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_9_REG (CSR_CLK_DET1_BASE + 0xD4)   /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_10_REG (CSR_CLK_DET1_BASE + 0xD8)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_11_REG (CSR_CLK_DET1_BASE + 0xDC)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_12_REG (CSR_CLK_DET1_BASE + 0xE0)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_13_REG (CSR_CLK_DET1_BASE + 0xE4)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_14_REG (CSR_CLK_DET1_BASE + 0xE8)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_15_REG (CSR_CLK_DET1_BASE + 0xEC)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_16_REG (CSR_CLK_DET1_BASE + 0xF0)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_17_REG (CSR_CLK_DET1_BASE + 0xF4)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_18_REG (CSR_CLK_DET1_BASE + 0xF8)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_19_REG (CSR_CLK_DET1_BASE + 0xFC)  /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_20_REG (CSR_CLK_DET1_BASE + 0x100) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_21_REG (CSR_CLK_DET1_BASE + 0x104) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_22_REG (CSR_CLK_DET1_BASE + 0x108) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_23_REG (CSR_CLK_DET1_BASE + 0x10C) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_24_REG (CSR_CLK_DET1_BASE + 0x110) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_25_REG (CSR_CLK_DET1_BASE + 0x114) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_26_REG (CSR_CLK_DET1_BASE + 0x118) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_27_REG (CSR_CLK_DET1_BASE + 0x11C) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_28_REG (CSR_CLK_DET1_BASE + 0x120) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_29_REG (CSR_CLK_DET1_BASE + 0x124) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_30_REG (CSR_CLK_DET1_BASE + 0x128) /* 时钟最小宽度配置寄存器 */
#define CSR_CLK_DET1_DET_CLK_MIN_WIDTH_31_REG (CSR_CLK_DET1_BASE + 0x12C) /* 时钟最小宽度配置寄存器 */

/* I2C2AXI Base address of Module's Register */
#define CSR_I2C2AXI_BASE (0x0)

/* **************************************************************************** */
/*                      I2C2AXI Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_I2C2AXI_I2C_AWADDR0_REG (CSR_I2C2AXI_BASE + 0x0)  /* AWADDR[7:0] */
#define CSR_I2C2AXI_I2C_AWADDR1_REG (CSR_I2C2AXI_BASE + 0x1)  /* AWADDR[15:8] */
#define CSR_I2C2AXI_I2C_AWADDR2_REG (CSR_I2C2AXI_BASE + 0x2)  /* AWADDR[23:16] */
#define CSR_I2C2AXI_I2C_AWADDR3_REG (CSR_I2C2AXI_BASE + 0x3)  /* AWADDR[31:24] */
#define CSR_I2C2AXI_I2C_WDATA0_REG (CSR_I2C2AXI_BASE + 0x4)   /* WDATA[7:0] */
#define CSR_I2C2AXI_I2C_WDATA1_REG (CSR_I2C2AXI_BASE + 0x5)   /* WDATA[15:8] */
#define CSR_I2C2AXI_I2C_WDATA2_REG (CSR_I2C2AXI_BASE + 0x6)   /* WDATA[23:16] */
#define CSR_I2C2AXI_I2C_WDATA3_REG (CSR_I2C2AXI_BASE + 0x7)   /* WDATA[31:24] */
#define CSR_I2C2AXI_I2C_WDATA4_REG (CSR_I2C2AXI_BASE + 0x8)   /* WDATA[39:32] */
#define CSR_I2C2AXI_I2C_WDATA5_REG (CSR_I2C2AXI_BASE + 0x9)   /* WDATA[47:40] */
#define CSR_I2C2AXI_I2C_WDATA6_REG (CSR_I2C2AXI_BASE + 0xA)   /* WDATA[55:48] */
#define CSR_I2C2AXI_I2C_WDATA7_REG (CSR_I2C2AXI_BASE + 0xB)   /* WDATA[63:56] */
#define CSR_I2C2AXI_I2C_WSTRB_REG (CSR_I2C2AXI_BASE + 0xC)    /* 寄存WSTRB[7:0]信号 */
#define CSR_I2C2AXI_I2C_AWSIZE_REG (CSR_I2C2AXI_BASE + 0xD)   /* 低3位寄存AWSIZE[2:0] */
#define CSR_I2C2AXI_I2C_AWID_REG (CSR_I2C2AXI_BASE + 0xE)     /* 低4位寄存AWID[3:0] */
#define CSR_I2C2AXI_I2C_AWLOCK_REG (CSR_I2C2AXI_BASE + 0xF)   /* 低2位寄存AWLOCK[1:0] */
#define CSR_I2C2AXI_I2C_AWCACHE_REG (CSR_I2C2AXI_BASE + 0x10) /* 低4位寄存AWCACHE[3:0] */
#define CSR_I2C2AXI_I2C_AWPROT_REG (CSR_I2C2AXI_BASE + 0x11)  /* 低3位寄存AWPORT[2:0]，高5位禁用。 */
#define CSR_I2C2AXI_I2C_ARADDR0_REG (CSR_I2C2AXI_BASE + 0x30) /* 寄存ARADDR[31:0]的0~7bit，即ARADDR[7:0]。 */
#define CSR_I2C2AXI_I2C_ARADDR1_REG (CSR_I2C2AXI_BASE + 0x31) /* 寄存ARADDR[31:0]的8~15bit，即ARADDR[15:8]。 */
#define CSR_I2C2AXI_I2C_ARADDR2_REG (CSR_I2C2AXI_BASE + 0x32) /* 寄存ARADDR[31:0]的16~23bit，即ARADDR[23:16]。 */
#define CSR_I2C2AXI_I2C_ARADDR3_REG (CSR_I2C2AXI_BASE + 0x33) /* 寄存ARADDR[31:0]的24~31bit，即ARADDR[31:24]。 */
#define CSR_I2C2AXI_I2C_ARSIZE_REG (CSR_I2C2AXI_BASE + 0x34)  /* 低3位寄存ARSIZE[2:0] ，高5位禁用。 */
#define CSR_I2C2AXI_I2C_ARID_REG (CSR_I2C2AXI_BASE + 0x35)    /* 低4位寄存ARID[3:0]，高4位禁用。 */
#define CSR_I2C2AXI_I2C_ARLOCK_REG (CSR_I2C2AXI_BASE + 0x36)  /* 低2位寄存ARLOCK[1:0] ，高6位禁用。 */
#define CSR_I2C2AXI_I2C_ARCACHE_REG (CSR_I2C2AXI_BASE + 0x37) /* 低4位寄存ARCACHE[3:0]，高4位禁用。 */
#define CSR_I2C2AXI_I2C_ARPROT_REG (CSR_I2C2AXI_BASE + 0x38)  /* 低3位寄存ARPORT[2:0] ，高5位禁用。 */
#define CSR_I2C2AXI_AXI_BRESP_REG (CSR_I2C2AXI_BASE + 0x60)   /* 低2位寄存BRESP[1:0] */
#define CSR_I2C2AXI_AXI_BID_REG (CSR_I2C2AXI_BASE + 0x61)     /* 寄存AXI master写应答ID */
#define CSR_I2C2AXI_AXI_RRESP_REG (CSR_I2C2AXI_BASE + 0x70)   /* 低2位寄存RRESP[1:0] */
#define CSR_I2C2AXI_AXI_RDATA0_REG (CSR_I2C2AXI_BASE + 0x71)  /* RDATA[7:0] */
#define CSR_I2C2AXI_AXI_RDATA1_REG (CSR_I2C2AXI_BASE + 0x72)  /* RDATA[15:8] */
#define CSR_I2C2AXI_AXI_RDATA2_REG (CSR_I2C2AXI_BASE + 0x73)  /* RDATA[23:16] */
#define CSR_I2C2AXI_AXI_RDATA3_REG (CSR_I2C2AXI_BASE + 0x74)  /* RDATA[31:24] */
#define CSR_I2C2AXI_AXI_RDATA4_REG (CSR_I2C2AXI_BASE + 0x75)  /* RDATA[39:32] */
#define CSR_I2C2AXI_AXI_RDATA5_REG (CSR_I2C2AXI_BASE + 0x76)  /* RDATA[47:40] */
#define CSR_I2C2AXI_AXI_RDATA6_REG (CSR_I2C2AXI_BASE + 0x77)  /* RDATA[55:48] */
#define CSR_I2C2AXI_AXI_RDATA7_REG (CSR_I2C2AXI_BASE + 0x78)  /* RDATA[63:56] */
#define CSR_I2C2AXI_AXI_RID_REG (CSR_I2C2AXI_BASE + 0x79)     /* 寄存AXI master读数据ID */
#define CSR_I2C2AXI_WR_RD_CMD_REG \
    (CSR_I2C2AXI_BASE + 0x80) /* AXI master读/写操作选择存器，0xAA表示读操作，0x55表示写操作 */
#define CSR_I2C2AXI_VERSION_NUMBER_REG (CSR_I2C2AXI_BASE + 0x90) /* 版本号寄存器 */

/* SPI2AXI Base address of Module's Register */
#define CSR_SPI2AXI_BASE (0x1806000)

/* **************************************************************************** */
/*                      SPI2AXI Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_SPI2AXI_SPI_RX_ST_REG (CSR_SPI2AXI_BASE + 0x0)      /* 写操作剩余空间状态。（Slave Command Status0） */
#define CSR_SPI2AXI_SPI_TX_ST_REG (CSR_SPI2AXI_BASE + 0x4)      /* 读操作有效数据状态。（Slave Command Status1） */
#define CSR_SPI2AXI_SPI_BUF_SIZE_REG (CSR_SPI2AXI_BASE + 0x8)   /* SPI内部每个Buffer 的大小。（Slave Command Status2） \
                                                                 */
#define CSR_SPI2AXI_INT_ST_REG (CSR_SPI2AXI_BASE + 0x10)        /* 中断状态 */
#define CSR_SPI2AXI_INT_CTL_REG (CSR_SPI2AXI_BASE + 0x14)       /* 中断控制寄存器。 */
#define CSR_SPI2AXI_INT_COLL_REG (CSR_SPI2AXI_BASE + 0x18)      /* 中断聚合配置寄存器。 */
#define CSR_SPI2AXI_SPI_INTR_REG (CSR_SPI2AXI_BASE + 0x1C)      /* 外部中断置位寄存器。 */
#define CSR_SPI2AXI_SPI_BD_BA_REG (CSR_SPI2AXI_BASE + 0x20)     /* RX/TX的缓存的基地址。 */
#define CSR_SPI2AXI_SPI_RXBD_POOL_REG (CSR_SPI2AXI_BASE + 0x30) /* 接收方向BD资源池 */
#define CSR_SPI2AXI_SPI_TXBD_POOL_REG (CSR_SPI2AXI_BASE + 0x34) /* 发送方向BD资源池 */
#define CSR_SPI2AXI_SPI_RXBD_IF_REG (CSR_SPI2AXI_BASE + 0x38)   /* 接收方向BD读取接口 */
#define CSR_SPI2AXI_SPI_TXBD_IF_REG (CSR_SPI2AXI_BASE + 0x3C)   /* 发送方向BD发送接口 */
#define CSR_SPI2AXI_SPI_BD_ST_REG (CSR_SPI2AXI_BASE + 0x40)     /* BD的相关状态 */
#define CSR_SPI2AXI_SPI_ERR_ST_REG (CSR_SPI2AXI_BASE + 0x44) /* SPI错误状态指示寄存器。该寄存器写操作清除所有状态。 */

/* ring2axi_csr Base address of Module's Register */
#define CSR_RING2AXI_CSR_BASE (0x181A000)

/* **************************************************************************** */
/*                      ring2axi_csr Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_RING2AXI_CSR_RING2AXI_INT_STATUS_REG (CSR_RING2AXI_CSR_BASE + 0x10)      /* RING2AXI中断状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_INT_EN_REG (CSR_RING2AXI_CSR_BASE + 0x20)          /* RING2AXI中断使能寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_INT_SET_REG (CSR_RING2AXI_CSR_BASE + 0x30)         /* RING2AXI软件模拟中断寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_INT_RAW_STATUS_REG (CSR_RING2AXI_CSR_BASE + 0x40)  /* RING2AXI原始中断状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_CFG_MSGBUF_MODE_REG (CSR_RING2AXI_CSR_BASE + 0xA0) /* RING Buffer功能寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_CFG_MSGBUF_BA_REG (CSR_RING2AXI_CSR_BASE + 0xA4)   /* Ring Buffer基地址 */
#define CSR_RING2AXI_CSR_RING2AXI_CFG_MSGBUF_CI_REG (CSR_RING2AXI_CSR_BASE + 0xA8)   /* Ring Buffer的CI指针寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_CFG_MSGBUF_AFULL_TH_REG \
    (CSR_RING2AXI_CSR_BASE + 0xAC) /* Ring Buffer的将满置1水线寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_CFG_MSGBUF_AFULL_CLR_TH_REG \
    (CSR_RING2AXI_CSR_BASE + 0xB0) /* Ring Buffer的将满清零水线寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_CFG_MSGBUF_TIMEOUT_REG \
    (CSR_RING2AXI_CSR_BASE + 0xB4) /* Ring Buffer非空超时配置寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_CFG_MSGBUF_TIMEOUT_CLR_REG \
    (CSR_RING2AXI_CSR_BASE + 0xB8) /* Ring Buffer非空超时计时器清零寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_CFG_MEM_API_ENDIAN_SEL_REG \
    (CSR_RING2AXI_CSR_BASE + 0xBC) /* Store/Load mpu Memory API命令大小端选择寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_CFG_API_MAX_INDEX_REG \
    (CSR_RING2AXI_CSR_BASE + 0xC0) /* RING侧发送API命令允许访问的最大地址 */
#define CSR_RING2AXI_CSR_RING2AXI_CFG_BW_REG \
    (CSR_RING2AXI_CSR_BASE + 0xC4) /* AXI Master的读、写Outstanding最大能力寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_CFG_API_FLIT_CNT_INIT_REG \
    (CSR_RING2AXI_CSR_BASE + 0xC8) /* RING侧接收、发送DFX统计计数器的工作模式选择寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_CFG_RX_DISC_FLIT_CNT_CLR_REG \
    (CSR_RING2AXI_CSR_BASE + 0xCC) /* 丢弃的Flit个数统计计数器清零寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_CFG_RX_DEALED_FLIT_CNT_CLR_REG \
    (CSR_RING2AXI_CSR_BASE + 0xD0) /* 接收到正常发起了AXI操作的API的Flit个数统计计数器清零寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_FIFO_CFG_REG (CSR_RING2AXI_CSR_BASE + 0xD4)      /* 接口FIFO将满水线配置寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_MSGBUF_PI_REG (CSR_RING2AXI_CSR_BASE + 0x200)    /* Ring Buffer的PI指针 */
#define CSR_RING2AXI_CSR_RING2AXI_MSGBUF_STAT_REG (CSR_RING2AXI_CSR_BASE + 0x204)  /* Ring Buffer状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_MSGBUF_OF_UF_REG (CSR_RING2AXI_CSR_BASE + 0x208) /* Ring Buffer上、下溢寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_INNER_BUF_STAT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x20C) /* 内部计算PrintMsg地址缓存状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_INNER_BUF_OF_REG \
    (CSR_RING2AXI_CSR_BASE + 0x210) /* 内部计算PrintMsg地址缓存上溢寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_RX_API_FLIT_CNT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x214) /* 接收到API或者Flit个数统计寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_TX_API_FLIT_CNT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x218) /* 发送API或者Flit个数统计寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_AXI_RD_LATENCY_REG \
    (CSR_RING2AXI_CSR_BASE + 0x21C) /* AXI master最后1个Burst读延时实时值寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_AXI_WR_LATENCY_REG \
    (CSR_RING2AXI_CSR_BASE + 0x220) /* AXI master最后1个Burst写延时实时值寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_AXI_RD_LATENCY_MIN_CNT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x224) /* AXI master的burst读延迟的最小值 */
#define CSR_RING2AXI_CSR_RING2AXI_AXI_WR_LATENCY_MIN_CNT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x228) /* AXI master的burst写延迟的最小值 */
#define CSR_RING2AXI_CSR_RING2AXI_AXI_RD_LATENCY_MAX_CNT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x22C) /* AXI master的burst读延迟的最大值 */
#define CSR_RING2AXI_CSR_RING2AXI_AXI_WR_LATENCY_MAX_CNT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x230) /* AXI master的burst写延迟的最大值 */
#define CSR_RING2AXI_CSR_RING2AXI_AXI_RD_OTD_CNT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x234) /* AXI master的读outstanding数量计数器 */
#define CSR_RING2AXI_CSR_RING2AXI_AXI_WR_OTD_CNT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x238) /* AXI master的写outstanding数量计数器 */
#define CSR_RING2AXI_CSR_RING2AXI_AXI_RD_OTD_MAX_CNT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x23C) /* AXI master读outstanding数量历史最大值 */
#define CSR_RING2AXI_CSR_RING2AXI_AXI_WR_OTD_MAX_CNT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x240) /* AXI master写outstanding数量历史最大值 */
#define CSR_RING2AXI_CSR_RING2AXI_FSM_STAT_REG (CSR_RING2AXI_CSR_BASE + 0x244)      /* 内部状态机状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_FIFO_ERR_FLAG_REG (CSR_RING2AXI_CSR_BASE + 0x248) /* 内部FIFO上溢下溢标志 */
#define CSR_RING2AXI_CSR_RING2AXI_STORE_LEGAL_EFIFO_STAT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x24C) /* store_legal_efifo状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_LOAD_LEGAL_EFIFO_STAT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x250) /* load_legal_efifo状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_LOAD_ADDR_FIFO_STAT_REG (CSR_RING2AXI_CSR_BASE + 0x254) /* load_addr_fifo状态寄存器 \
                                                                                           */
#define CSR_RING2AXI_CSR_RING2AXI_LOAD_CMD_FIFO_STAT_REG (CSR_RING2AXI_CSR_BASE + 0x258)  /* load_cmd_fifo状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_STORE_CSR_ADDR_FIFO_STAT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x25C) /* store_csr_addr_fifo状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_STORE_MEM_CMD_FIFO_STAT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x260) /* store_mem_cmd_fifo状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_STORE_CSR_CMD_FIFO_STAT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x264) /* store_csr_cmd_fifo状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_STORE_CSR_MEM_FIFO0_STAT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x268) /* store_csr_mem_seq_fifo0状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_STORE_CSR_MEM_FIFO1_STAT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x26C) /* store_csr_mem_seq_fifo1状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_IF_FIFO_CNT_REG (CSR_RING2AXI_CSR_BASE + 0x270) /* RING2AXI接口FIFO实时值状态寄存器 \
                                                                                   */
#define CSR_RING2AXI_CSR_RING2AXI_EJECTION_CRDT_CNT_REG (CSR_RING2AXI_CSR_BASE + 0x274) /* RING2AXI上RING的可用信用值 \
                                                                                         */
#define CSR_RING2AXI_CSR_RING2AXI_ILLEGAL_STAT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x278) /* RING2AXI接收到的异常命令DFX状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_STORE_MEM_API_STAT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x27C) /* RING2AXI接收到的STORE_MEM_API状态寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_RX_DISC_FLIT_CNT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x400) /* 接收方向丢弃的Flit统计寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_RX_DEALED_FLIT_CNT_REG \
    (CSR_RING2AXI_CSR_BASE + 0x404) /* 接收方向发起了AXI操作的正确API的Flit/API统计寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_UP_FILT_CNT_REG (CSR_RING2AXI_CSR_BASE + 0x410) /* linkup filt 滤波周期配置寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_DN_FILT_CNT_REG (CSR_RING2AXI_CSR_BASE + 0x414) /* linkdn filt 滤波周期配置寄存器 */
#define CSR_RING2AXI_CSR_RING2AXI_VERSION_REG (CSR_RING2AXI_CSR_BASE + 0x500)     /* RING2AXI ECO预留寄存器 */

/* DMAC Base address of Module's Register */
#define CSR_DMAC_BASE (0x1809000)

/* **************************************************************************** */
/*                      DMAC Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_DMAC_INT_STAT_REG (CSR_DMAC_BASE + 0x0)              /* 处理器X的中断状态寄存器。 */
#define CSR_DMAC_INT_TC1_REG (CSR_DMAC_BASE + 0x4)               /* 处理器X的通道传输完成中断状态寄存器。 */
#define CSR_DMAC_INT_TC2_REG (CSR_DMAC_BASE + 0x8)               /* 处理器X的链表节点传输完成中断状态寄存器。 */
#define CSR_DMAC_INT_ERR1_REG (CSR_DMAC_BASE + 0xC)              /* 处理器X的配置错误中断状态寄存器。 */
#define CSR_DMAC_INT_ERR2_REG (CSR_DMAC_BASE + 0x10)             /* 处理器X的数据传输错误中断状态寄存器。 */
#define CSR_DMAC_INT_ERR3_REG (CSR_DMAC_BASE + 0x14)             /* 处理器X的读链表错误中断状态寄存器。 */
#define CSR_DMAC_INT_TC1_MASK_REG (CSR_DMAC_BASE + 0x18)         /* 处理器X的通道传输完成中断屏蔽寄存器。 */
#define CSR_DMAC_INT_TC2_MASK_REG (CSR_DMAC_BASE + 0x1C)         /* 处理器X的链表节点传输完成中断屏蔽寄存器。 */
#define CSR_DMAC_INT_ERR1_MASK_REG (CSR_DMAC_BASE + 0x20)        /* 处理器X的配置错误中断屏蔽寄存器。 */
#define CSR_DMAC_INT_ERR2_MASK_REG (CSR_DMAC_BASE + 0x24)        /* 处理器X的数据传输错误中断屏蔽寄存器。 */
#define CSR_DMAC_INT_ERR3_MASK_REG (CSR_DMAC_BASE + 0x28)        /* 处理器X的链表读取错误中断屏蔽寄存器。 */
#define CSR_DMAC_INT_TC1_RAW_REG (CSR_DMAC_BASE + 0x600)         /* 原始通道传输完成中断状态寄存器。 */
#define CSR_DMAC_INT_TC2_RAW_REG (CSR_DMAC_BASE + 0x608)         /* 原始链表节点传输完成中断状态寄存器。 */
#define CSR_DMAC_INT_ERR1_RAW_REG (CSR_DMAC_BASE + 0x610)        /* 原始配置错误中断状态寄存器。 */
#define CSR_DMAC_INT_ERR2_RAW_REG (CSR_DMAC_BASE + 0x618)        /* 原始数据传输错误中断状态寄存器。 */
#define CSR_DMAC_INT_ERR3_RAW_REG (CSR_DMAC_BASE + 0x620)        /* 原始链表读取错误中断状态寄存器。 */
#define CSR_DMAC_SREQ_REG (CSR_DMAC_BASE + 0x660)                /* 单传输请求寄存器。 */
#define CSR_DMAC_LSREQ_REG (CSR_DMAC_BASE + 0x664)               /* 末次单传输请求寄存器。 */
#define CSR_DMAC_BREQ_REG (CSR_DMAC_BASE + 0x668)                /* 突发传输请求寄存器。 */
#define CSR_DMAC_LBREQ_REG (CSR_DMAC_BASE + 0x66C)               /* 末次突发传输请求寄存器。 */
#define CSR_DMAC_FREQ_REG (CSR_DMAC_BASE + 0x670)                /* 批量传输请求寄存器。 */
#define CSR_DMAC_LFREQ_REG (CSR_DMAC_BASE + 0x674)               /* 末次批量传输请求寄存器。 */
#define CSR_DMAC_CH_PRI_REG (CSR_DMAC_BASE + 0x688)              /* 优先级控制寄存器。 */
#define CSR_DMAC_CH_STAT_REG (CSR_DMAC_BASE + 0x690)             /* 全局DMA状态寄存器。 */
#define CSR_DMAC_DMA_CTRL_REG (CSR_DMAC_BASE + 0x698)            /* DMA全局控制寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_0_REG (CSR_DMAC_BASE + 0x700)      /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_1_REG (CSR_DMAC_BASE + 0x710)      /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_2_REG (CSR_DMAC_BASE + 0x720)      /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_3_REG (CSR_DMAC_BASE + 0x730)      /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_4_REG (CSR_DMAC_BASE + 0x740)      /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_5_REG (CSR_DMAC_BASE + 0x750)      /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_6_REG (CSR_DMAC_BASE + 0x760)      /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_7_REG (CSR_DMAC_BASE + 0x770)      /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_8_REG (CSR_DMAC_BASE + 0x780)      /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_9_REG (CSR_DMAC_BASE + 0x790)      /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_10_REG (CSR_DMAC_BASE + 0x7A0)     /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_11_REG (CSR_DMAC_BASE + 0x7B0)     /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_12_REG (CSR_DMAC_BASE + 0x7C0)     /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_13_REG (CSR_DMAC_BASE + 0x7D0)     /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_14_REG (CSR_DMAC_BASE + 0x7E0)     /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT1_15_REG (CSR_DMAC_BASE + 0x7F0)     /* 通道X的三维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_0_REG (CSR_DMAC_BASE + 0x704)      /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_1_REG (CSR_DMAC_BASE + 0x714)      /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_2_REG (CSR_DMAC_BASE + 0x724)      /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_3_REG (CSR_DMAC_BASE + 0x734)      /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_4_REG (CSR_DMAC_BASE + 0x744)      /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_5_REG (CSR_DMAC_BASE + 0x754)      /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_6_REG (CSR_DMAC_BASE + 0x764)      /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_7_REG (CSR_DMAC_BASE + 0x774)      /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_8_REG (CSR_DMAC_BASE + 0x784)      /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_9_REG (CSR_DMAC_BASE + 0x794)      /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_10_REG (CSR_DMAC_BASE + 0x7A4)     /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_11_REG (CSR_DMAC_BASE + 0x7B4)     /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_12_REG (CSR_DMAC_BASE + 0x7C4)     /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_13_REG (CSR_DMAC_BASE + 0x7D4)     /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_14_REG (CSR_DMAC_BASE + 0x7E4)     /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_CNT0_15_REG (CSR_DMAC_BASE + 0x7F4)     /* 通道X的一、二维传输剩余size状态寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_0_REG (CSR_DMAC_BASE + 0x708)  /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_1_REG (CSR_DMAC_BASE + 0x718)  /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_2_REG (CSR_DMAC_BASE + 0x728)  /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_3_REG (CSR_DMAC_BASE + 0x738)  /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_4_REG (CSR_DMAC_BASE + 0x748)  /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_5_REG (CSR_DMAC_BASE + 0x758)  /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_6_REG (CSR_DMAC_BASE + 0x768)  /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_7_REG (CSR_DMAC_BASE + 0x778)  /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_8_REG (CSR_DMAC_BASE + 0x788)  /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_9_REG (CSR_DMAC_BASE + 0x798)  /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_10_REG (CSR_DMAC_BASE + 0x7A8) /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_11_REG (CSR_DMAC_BASE + 0x7B8) /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_12_REG (CSR_DMAC_BASE + 0x7C8) /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_13_REG (CSR_DMAC_BASE + 0x7D8) /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_14_REG (CSR_DMAC_BASE + 0x7E8) /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_SRC_ADDR_15_REG (CSR_DMAC_BASE + 0x7F8) /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_0_REG (CSR_DMAC_BASE + 0x70C)  /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_1_REG (CSR_DMAC_BASE + 0x71C)  /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_2_REG (CSR_DMAC_BASE + 0x72C)  /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_3_REG (CSR_DMAC_BASE + 0x73C)  /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_4_REG (CSR_DMAC_BASE + 0x74C)  /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_5_REG (CSR_DMAC_BASE + 0x75C)  /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_6_REG (CSR_DMAC_BASE + 0x76C)  /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_7_REG (CSR_DMAC_BASE + 0x77C)  /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_8_REG (CSR_DMAC_BASE + 0x78C)  /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_9_REG (CSR_DMAC_BASE + 0x79C)  /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_10_REG (CSR_DMAC_BASE + 0x7AC) /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_11_REG (CSR_DMAC_BASE + 0x7BC) /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_12_REG (CSR_DMAC_BASE + 0x7CC) /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_13_REG (CSR_DMAC_BASE + 0x7DC) /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_14_REG (CSR_DMAC_BASE + 0x7EC) /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CURR_DES_ADDR_15_REG (CSR_DMAC_BASE + 0x7FC) /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_LLI_0_REG (CSR_DMAC_BASE + 0x800)            /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_1_REG (CSR_DMAC_BASE + 0x840)            /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_2_REG (CSR_DMAC_BASE + 0x880)            /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_3_REG (CSR_DMAC_BASE + 0x8C0)            /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_4_REG (CSR_DMAC_BASE + 0x900)            /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_5_REG (CSR_DMAC_BASE + 0x940)            /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_6_REG (CSR_DMAC_BASE + 0x980)            /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_7_REG (CSR_DMAC_BASE + 0x9C0)            /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_8_REG (CSR_DMAC_BASE + 0xA00)            /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_9_REG (CSR_DMAC_BASE + 0xA40)            /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_10_REG (CSR_DMAC_BASE + 0xA80)           /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_11_REG (CSR_DMAC_BASE + 0xAC0)           /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_12_REG (CSR_DMAC_BASE + 0xB00)           /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_13_REG (CSR_DMAC_BASE + 0xB40)           /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_14_REG (CSR_DMAC_BASE + 0xB80)           /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_LLI_15_REG (CSR_DMAC_BASE + 0xBC0)           /* 通道X的链表地址寄存器。 */
#define CSR_DMAC_CX_BINDX_0_REG (CSR_DMAC_BASE + 0x804)          /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_1_REG (CSR_DMAC_BASE + 0x844)          /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_2_REG (CSR_DMAC_BASE + 0x884)          /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_3_REG (CSR_DMAC_BASE + 0x8C4)          /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_4_REG (CSR_DMAC_BASE + 0x904)          /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_5_REG (CSR_DMAC_BASE + 0x944)          /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_6_REG (CSR_DMAC_BASE + 0x984)          /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_7_REG (CSR_DMAC_BASE + 0x9C4)          /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_8_REG (CSR_DMAC_BASE + 0xA04)          /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_9_REG (CSR_DMAC_BASE + 0xA44)          /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_10_REG (CSR_DMAC_BASE + 0xA84)         /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_11_REG (CSR_DMAC_BASE + 0xAC4)         /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_12_REG (CSR_DMAC_BASE + 0xB04)         /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_13_REG (CSR_DMAC_BASE + 0xB44)         /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_14_REG (CSR_DMAC_BASE + 0xB84)         /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_BINDX_15_REG (CSR_DMAC_BASE + 0xBC4)         /* 通道X的二维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_0_REG (CSR_DMAC_BASE + 0x808)          /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_1_REG (CSR_DMAC_BASE + 0x848)          /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_2_REG (CSR_DMAC_BASE + 0x888)          /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_3_REG (CSR_DMAC_BASE + 0x8C8)          /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_4_REG (CSR_DMAC_BASE + 0x908)          /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_5_REG (CSR_DMAC_BASE + 0x948)          /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_6_REG (CSR_DMAC_BASE + 0x988)          /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_7_REG (CSR_DMAC_BASE + 0x9C8)          /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_8_REG (CSR_DMAC_BASE + 0xA08)          /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_9_REG (CSR_DMAC_BASE + 0xA48)          /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_10_REG (CSR_DMAC_BASE + 0xA88)         /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_11_REG (CSR_DMAC_BASE + 0xAC8)         /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_12_REG (CSR_DMAC_BASE + 0xB08)         /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_13_REG (CSR_DMAC_BASE + 0xB48)         /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_14_REG (CSR_DMAC_BASE + 0xB88)         /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CINDX_15_REG (CSR_DMAC_BASE + 0xBC8)         /* 通道X的三维地址偏移量配置寄存器。 */
#define CSR_DMAC_CX_CNT1_0_REG (CSR_DMAC_BASE + 0x80C)           /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_1_REG (CSR_DMAC_BASE + 0x84C)           /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_2_REG (CSR_DMAC_BASE + 0x88C)           /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_3_REG (CSR_DMAC_BASE + 0x8CC)           /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_4_REG (CSR_DMAC_BASE + 0x90C)           /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_5_REG (CSR_DMAC_BASE + 0x94C)           /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_6_REG (CSR_DMAC_BASE + 0x98C)           /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_7_REG (CSR_DMAC_BASE + 0x9CC)           /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_8_REG (CSR_DMAC_BASE + 0xA0C)           /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_9_REG (CSR_DMAC_BASE + 0xA4C)           /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_10_REG (CSR_DMAC_BASE + 0xA8C)          /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_11_REG (CSR_DMAC_BASE + 0xACC)          /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_12_REG (CSR_DMAC_BASE + 0xB0C)          /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_13_REG (CSR_DMAC_BASE + 0xB4C)          /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_14_REG (CSR_DMAC_BASE + 0xB8C)          /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT1_15_REG (CSR_DMAC_BASE + 0xBCC)          /* 通道X的传输长度1配置寄存器。 */
#define CSR_DMAC_CX_CNT0_0_REG (CSR_DMAC_BASE + 0x810)           /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_1_REG (CSR_DMAC_BASE + 0x850)           /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_2_REG (CSR_DMAC_BASE + 0x890)           /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_3_REG (CSR_DMAC_BASE + 0x8D0)           /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_4_REG (CSR_DMAC_BASE + 0x910)           /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_5_REG (CSR_DMAC_BASE + 0x950)           /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_6_REG (CSR_DMAC_BASE + 0x990)           /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_7_REG (CSR_DMAC_BASE + 0x9D0)           /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_8_REG (CSR_DMAC_BASE + 0xA10)           /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_9_REG (CSR_DMAC_BASE + 0xA50)           /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_10_REG (CSR_DMAC_BASE + 0xA90)          /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_11_REG (CSR_DMAC_BASE + 0xAD0)          /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_12_REG (CSR_DMAC_BASE + 0xB10)          /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_13_REG (CSR_DMAC_BASE + 0xB50)          /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_14_REG (CSR_DMAC_BASE + 0xB90)          /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_CNT0_15_REG (CSR_DMAC_BASE + 0xBD0)          /* 通道X的传输长度配置寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_0_REG (CSR_DMAC_BASE + 0x814)       /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_1_REG (CSR_DMAC_BASE + 0x854)       /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_2_REG (CSR_DMAC_BASE + 0x894)       /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_3_REG (CSR_DMAC_BASE + 0x8D4)       /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_4_REG (CSR_DMAC_BASE + 0x914)       /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_5_REG (CSR_DMAC_BASE + 0x954)       /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_6_REG (CSR_DMAC_BASE + 0x994)       /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_7_REG (CSR_DMAC_BASE + 0x9D4)       /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_8_REG (CSR_DMAC_BASE + 0xA14)       /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_9_REG (CSR_DMAC_BASE + 0xA54)       /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_10_REG (CSR_DMAC_BASE + 0xA94)      /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_11_REG (CSR_DMAC_BASE + 0xAD4)      /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_12_REG (CSR_DMAC_BASE + 0xB14)      /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_13_REG (CSR_DMAC_BASE + 0xB54)      /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_14_REG (CSR_DMAC_BASE + 0xB94)      /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_SRC_ADDR_15_REG (CSR_DMAC_BASE + 0xBD4)      /* 通道X的源地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_0_REG (CSR_DMAC_BASE + 0x818)       /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_1_REG (CSR_DMAC_BASE + 0x858)       /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_2_REG (CSR_DMAC_BASE + 0x898)       /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_3_REG (CSR_DMAC_BASE + 0x8D8)       /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_4_REG (CSR_DMAC_BASE + 0x918)       /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_5_REG (CSR_DMAC_BASE + 0x958)       /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_6_REG (CSR_DMAC_BASE + 0x998)       /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_7_REG (CSR_DMAC_BASE + 0x9D8)       /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_8_REG (CSR_DMAC_BASE + 0xA18)       /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_9_REG (CSR_DMAC_BASE + 0xA58)       /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_10_REG (CSR_DMAC_BASE + 0xA98)      /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_11_REG (CSR_DMAC_BASE + 0xAD8)      /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_12_REG (CSR_DMAC_BASE + 0xB18)      /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_13_REG (CSR_DMAC_BASE + 0xB58)      /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_14_REG (CSR_DMAC_BASE + 0xB98)      /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_DES_ADDR_15_REG (CSR_DMAC_BASE + 0xBD8)      /* 通道X的目的地址寄存器。 */
#define CSR_DMAC_CX_CONFIG_0_REG (CSR_DMAC_BASE + 0x81C)         /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_1_REG (CSR_DMAC_BASE + 0x85C)         /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_2_REG (CSR_DMAC_BASE + 0x89C)         /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_3_REG (CSR_DMAC_BASE + 0x8DC)         /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_4_REG (CSR_DMAC_BASE + 0x91C)         /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_5_REG (CSR_DMAC_BASE + 0x95C)         /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_6_REG (CSR_DMAC_BASE + 0x99C)         /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_7_REG (CSR_DMAC_BASE + 0x9DC)         /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_8_REG (CSR_DMAC_BASE + 0xA1C)         /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_9_REG (CSR_DMAC_BASE + 0xA5C)         /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_10_REG (CSR_DMAC_BASE + 0xA9C)        /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_11_REG (CSR_DMAC_BASE + 0xADC)        /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_12_REG (CSR_DMAC_BASE + 0xB1C)        /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_13_REG (CSR_DMAC_BASE + 0xB5C)        /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_14_REG (CSR_DMAC_BASE + 0xB9C)        /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_CONFIG_15_REG (CSR_DMAC_BASE + 0xBDC)        /* 通道X的配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_0_REG (CSR_DMAC_BASE + 0x820)       /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_1_REG (CSR_DMAC_BASE + 0x860)       /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_2_REG (CSR_DMAC_BASE + 0x8A0)       /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_3_REG (CSR_DMAC_BASE + 0x8E0)       /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_4_REG (CSR_DMAC_BASE + 0x920)       /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_5_REG (CSR_DMAC_BASE + 0x960)       /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_6_REG (CSR_DMAC_BASE + 0x9A0)       /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_7_REG (CSR_DMAC_BASE + 0x9E0)       /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_8_REG (CSR_DMAC_BASE + 0xA20)       /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_9_REG (CSR_DMAC_BASE + 0xA60)       /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_10_REG (CSR_DMAC_BASE + 0xAA0)      /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_11_REG (CSR_DMAC_BASE + 0xAE0)      /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_12_REG (CSR_DMAC_BASE + 0xB20)      /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_13_REG (CSR_DMAC_BASE + 0xB60)      /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_14_REG (CSR_DMAC_BASE + 0xBA0)      /* 通道X的AXI特殊操作配置寄存器。 */
#define CSR_DMAC_CX_AXI_CONF_15_REG (CSR_DMAC_BASE + 0xBE0)      /* 通道X的AXI特殊操作配置寄存器。 */

/* SYSCTRL_CSR0 Base address of Module's Register */
#define CSR_SYSCTRL_CSR0_BASE (0x1804000)

/* **************************************************************************** */
/*                      SYSCTRL_CSR0 Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_SYSCTRL_CSR0_RSV_REG (CSR_SYSCTRL_CSR0_BASE + 0x24)        /* 保留 */
#define CSR_SYSCTRL_CSR0_SC_TEST0_REG (CSR_SYSCTRL_CSR0_BASE + 0x100)  /* 芯片本次前的复位原因 */
#define CSR_SYSCTRL_CSR0_SC_TEST1_REG (CSR_SYSCTRL_CSR0_BASE + 0x104)  /* mpu init调试使能寄存器 */
#define CSR_SYSCTRL_CSR0_SC_TEST2_REG (CSR_SYSCTRL_CSR0_BASE + 0x108)  /* MPU&SMU写log互斥寄存器 */
#define CSR_SYSCTRL_CSR0_SC_TEST3_REG (CSR_SYSCTRL_CSR0_BASE + 0x10C)  /* 软件测试寄存器3。 */
#define CSR_SYSCTRL_CSR0_SC_TEST4_REG (CSR_SYSCTRL_CSR0_BASE + 0x110)  /* 芯片软复位时间低位 */
#define CSR_SYSCTRL_CSR0_SC_TEST5_REG (CSR_SYSCTRL_CSR0_BASE + 0x114)  /* 芯片软复位时间高位 */
#define CSR_SYSCTRL_CSR0_SC_TEST6_REG (CSR_SYSCTRL_CSR0_BASE + 0x118)  /* 软件测试寄存器6。 */
#define CSR_SYSCTRL_CSR0_SC_TEST7_REG (CSR_SYSCTRL_CSR0_BASE + 0x11C)  /* 软件测试寄存器7。 */
#define CSR_SYSCTRL_CSR0_SC_TEST8_REG (CSR_SYSCTRL_CSR0_BASE + 0x120)  /* 软件测试寄存器8。 */
#define CSR_SYSCTRL_CSR0_SC_TEST9_REG (CSR_SYSCTRL_CSR0_BASE + 0x124)  /* 软件测试寄存器9。 */
#define CSR_SYSCTRL_CSR0_SC_TEST10_REG (CSR_SYSCTRL_CSR0_BASE + 0x128) /* 软件测试寄存器10。 */
#define CSR_SYSCTRL_CSR0_SC_TEST11_REG (CSR_SYSCTRL_CSR0_BASE + 0x12C) /* mpu镜像修复标识 */
#define CSR_SYSCTRL_CSR0_SC_TEST12_REG (CSR_SYSCTRL_CSR0_BASE + 0x130) /* hi32镜像修复标识 */
#define CSR_SYSCTRL_CSR0_SC_TEST13_REG (CSR_SYSCTRL_CSR0_BASE + 0x134) /* mpu镜像启动主备区标识 */
#define CSR_SYSCTRL_CSR0_SC_TEST14_REG (CSR_SYSCTRL_CSR0_BASE + 0x138) /* hi32镜像启动主备标识 */
#define CSR_SYSCTRL_CSR0_SC_TEST15_REG (CSR_SYSCTRL_CSR0_BASE + 0x13C) /* 软件测试寄存器15。 */
#define CSR_SYSCTRL_CSR0_SC_TEST16_REG (CSR_SYSCTRL_CSR0_BASE + 0x140) /* 软件测试寄存器16。 */
#define CSR_SYSCTRL_CSR0_SC_TEST17_REG (CSR_SYSCTRL_CSR0_BASE + 0x144) /* 软件测试寄存器17。 */
#define CSR_SYSCTRL_CSR0_SC_TEST18_REG (CSR_SYSCTRL_CSR0_BASE + 0x148) /* 软件测试寄存器18。 */
#define CSR_SYSCTRL_CSR0_SC_TEST19_REG (CSR_SYSCTRL_CSR0_BASE + 0x14C) /* 软件测试寄存器19。 */
#define CSR_SYSCTRL_CSR0_SC_TEST20_REG (CSR_SYSCTRL_CSR0_BASE + 0x150) /* MPU&SMU UART互斥寄存器 */
#define CSR_SYSCTRL_CSR0_SC_TEST21_REG (CSR_SYSCTRL_CSR0_BASE + 0x154) /* 软件测试寄存器21。 */
#define CSR_SYSCTRL_CSR0_SC_TEST22_REG (CSR_SYSCTRL_CSR0_BASE + 0x158) /* 安全启动调测使能寄存器 */
#define CSR_SYSCTRL_CSR0_SC_TEST23_REG (CSR_SYSCTRL_CSR0_BASE + 0x15C) /* 软件测试寄存器23。 */
#define CSR_SYSCTRL_CSR0_SC_TEST24_REG (CSR_SYSCTRL_CSR0_BASE + 0x160) /* 软件测试寄存器24。 */
#define CSR_SYSCTRL_CSR0_SC_TEST25_REG (CSR_SYSCTRL_CSR0_BASE + 0x164) /* 软件测试寄存器25。 */
#define CSR_SYSCTRL_CSR0_SC_TEST26_REG (CSR_SYSCTRL_CSR0_BASE + 0x168) /* 软件测试寄存器26。 */
#define CSR_SYSCTRL_CSR0_SC_TEST27_REG (CSR_SYSCTRL_CSR0_BASE + 0x16C) /* mpu&spu调试寄存器 */
#define CSR_SYSCTRL_CSR0_SC_TEST28_REG (CSR_SYSCTRL_CSR0_BASE + 0x170) /* spu调试寄存器0(可做它用) */
#define CSR_SYSCTRL_CSR0_SC_TEST29_REG (CSR_SYSCTRL_CSR0_BASE + 0x174) /* spu调试寄存器1(可做它用) */
#define CSR_SYSCTRL_CSR0_SC_TEST30_REG (CSR_SYSCTRL_CSR0_BASE + 0x178) /* mmu使能寄存器 */
#define CSR_SYSCTRL_CSR0_SC_TEST31_REG (CSR_SYSCTRL_CSR0_BASE + 0x17C) /* spu调试寄存器1(可做它用) */

/* SYSCTRL_CSR1 Base address of Module's Register */
#define CSR_SYSCTRL_CSR1_BASE (0x1804000)

/* **************************************************************************** */
/*                      SYSCTRL_CSR1 Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_SYSCTRL_CSR1_SC_UP_TILE_BITMAP_EN_0_REG (CSR_SYSCTRL_CSR1_BASE + 0x800) /* MPU 使能 Tile bitmap寄存器0~13 \
                                                                                     */
#define CSR_SYSCTRL_CSR1_SC_UP_TILE_BITMAP_EN_1_REG (CSR_SYSCTRL_CSR1_BASE + 0x804) /* MPU 使能 Tile bitmap寄存器0~13 \
                                                                                     */
#define CSR_SYSCTRL_CSR1_SC_UP_TILE_BITMAP_EN_2_REG (CSR_SYSCTRL_CSR1_BASE + 0x808) /* MPU 使能 Tile bitmap寄存器0~13 \
                                                                                     */
#define CSR_SYSCTRL_CSR1_SC_UP_TILE_BITMAP_EN_3_REG (CSR_SYSCTRL_CSR1_BASE + 0x80C) /* MPU 使能 Tile bitmap寄存器0~13 \
                                                                                     */
#define CSR_SYSCTRL_CSR1_SC_UP_TILE_BITMAP_EN_4_REG (CSR_SYSCTRL_CSR1_BASE + 0x810) /* MPU 使能 Tile bitmap寄存器0~13 \
                                                                                     */
#define CSR_SYSCTRL_CSR1_SC_UP_TILE_BITMAP_EN_5_REG (CSR_SYSCTRL_CSR1_BASE + 0x814) /* MPU 使能 Tile bitmap寄存器0~13 \
                                                                                     */
#define CSR_SYSCTRL_CSR1_SC_UP_TILE_BITMAP_EN_6_REG (CSR_SYSCTRL_CSR1_BASE + 0x818) /* MPU 使能 Tile bitmap寄存器0~13 \
                                                                                     */
#define CSR_SYSCTRL_CSR1_SC_UP_TILE_BITMAP_EN_7_REG (CSR_SYSCTRL_CSR1_BASE + 0x81C) /* MPU 使能 Tile bitmap寄存器0~13 \
                                                                                     */
#define CSR_SYSCTRL_CSR1_SC_UP_TILE_BITMAP_EN_8_REG (CSR_SYSCTRL_CSR1_BASE + 0x820) /* MPU 使能 Tile bitmap寄存器0~13 \
                                                                                     */
#define CSR_SYSCTRL_CSR1_SC_UP_TILE_BITMAP_EN_9_REG (CSR_SYSCTRL_CSR1_BASE + 0x824) /* MPU 使能 Tile bitmap寄存器0~13 \
                                                                                     */
#define CSR_SYSCTRL_CSR1_SC_UP_TILE_BITMAP_EN_10_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x828) /* MPU 使能 Tile bitmap寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_UP_TILE_BITMAP_EN_11_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x82C) /* MPU 使能 Tile bitmap寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_UP_TILE_BITMAP_EN_12_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x830) /* MPU 使能 Tile bitmap寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_UP_TILE_BITMAP_EN_13_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x834)                                                 /* MPU 使能 Tile bitmap寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_STAT_0_REG (CSR_SYSCTRL_CSR1_BASE + 0x838)  /* Tile bitmap 寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_STAT_1_REG (CSR_SYSCTRL_CSR1_BASE + 0x83C)  /* Tile bitmap 寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_STAT_2_REG (CSR_SYSCTRL_CSR1_BASE + 0x840)  /* Tile bitmap 寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_STAT_3_REG (CSR_SYSCTRL_CSR1_BASE + 0x844)  /* Tile bitmap 寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_STAT_4_REG (CSR_SYSCTRL_CSR1_BASE + 0x848)  /* Tile bitmap 寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_STAT_5_REG (CSR_SYSCTRL_CSR1_BASE + 0x84C)  /* Tile bitmap 寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_STAT_6_REG (CSR_SYSCTRL_CSR1_BASE + 0x850)  /* Tile bitmap 寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_STAT_7_REG (CSR_SYSCTRL_CSR1_BASE + 0x854)  /* Tile bitmap 寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_STAT_8_REG (CSR_SYSCTRL_CSR1_BASE + 0x858)  /* Tile bitmap 寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_STAT_9_REG (CSR_SYSCTRL_CSR1_BASE + 0x85C)  /* Tile bitmap 寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_STAT_10_REG (CSR_SYSCTRL_CSR1_BASE + 0x860) /* Tile bitmap 寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_STAT_11_REG (CSR_SYSCTRL_CSR1_BASE + 0x864) /* Tile bitmap 寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_STAT_12_REG (CSR_SYSCTRL_CSR1_BASE + 0x868) /* Tile bitmap 寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_STAT_13_REG (CSR_SYSCTRL_CSR1_BASE + 0x86C) /* Tile bitmap 寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_SET_0_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x870) /* 线程置位SC_TILE_BITMAP_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_SET_1_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x874) /* 线程置位SC_TILE_BITMAP_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_SET_2_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x878) /* 线程置位SC_TILE_BITMAP_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_SET_3_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x87C) /* 线程置位SC_TILE_BITMAP_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_SET_4_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x880) /* 线程置位SC_TILE_BITMAP_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_SET_5_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x884) /* 线程置位SC_TILE_BITMAP_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_SET_6_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x888) /* 线程置位SC_TILE_BITMAP_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_SET_7_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x88C) /* 线程置位SC_TILE_BITMAP_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_SET_8_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x890) /* 线程置位SC_TILE_BITMAP_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_SET_9_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x894) /* 线程置位SC_TILE_BITMAP_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_SET_10_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x898) /* 线程置位SC_TILE_BITMAP_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_SET_11_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x89C) /* 线程置位SC_TILE_BITMAP_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_SET_12_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x8A0) /* 线程置位SC_TILE_BITMAP_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_SC_TILE_BITMAP_SET_13_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0x8A4) /* 线程置位SC_TILE_BITMAP_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_0_REG (CSR_SYSCTRL_CSR1_BASE + 0x8B8)         /* 核间状态寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_1_REG (CSR_SYSCTRL_CSR1_BASE + 0x8BC)         /* 核间状态寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_2_REG (CSR_SYSCTRL_CSR1_BASE + 0x8C0)         /* 核间状态寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_3_REG (CSR_SYSCTRL_CSR1_BASE + 0x8C4)         /* 核间状态寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_4_REG (CSR_SYSCTRL_CSR1_BASE + 0x8C8)         /* 核间状态寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_5_REG (CSR_SYSCTRL_CSR1_BASE + 0x8CC)         /* 核间状态寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_6_REG (CSR_SYSCTRL_CSR1_BASE + 0x8D0)         /* 核间状态寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_7_REG (CSR_SYSCTRL_CSR1_BASE + 0x8D4)         /* 核间状态寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_8_REG (CSR_SYSCTRL_CSR1_BASE + 0x8D8)         /* 核间状态寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_9_REG (CSR_SYSCTRL_CSR1_BASE + 0x8DC)         /* 核间状态寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_10_REG (CSR_SYSCTRL_CSR1_BASE + 0x8E0)        /* 核间状态寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_11_REG (CSR_SYSCTRL_CSR1_BASE + 0x8E4)        /* 核间状态寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_12_REG (CSR_SYSCTRL_CSR1_BASE + 0x8E8)        /* 核间状态寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_13_REG (CSR_SYSCTRL_CSR1_BASE + 0x8EC)        /* 核间状态寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_SET_0_REG (CSR_SYSCTRL_CSR1_BASE + 0x8F0)     /* 线程置位MOCRE_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_SET_1_REG (CSR_SYSCTRL_CSR1_BASE + 0x8F4)     /* 线程置位MOCRE_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_SET_2_REG (CSR_SYSCTRL_CSR1_BASE + 0x8F8)     /* 线程置位MOCRE_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_SET_3_REG (CSR_SYSCTRL_CSR1_BASE + 0x8FC)     /* 线程置位MOCRE_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_SET_4_REG (CSR_SYSCTRL_CSR1_BASE + 0x900)     /* 线程置位MOCRE_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_SET_5_REG (CSR_SYSCTRL_CSR1_BASE + 0x904)     /* 线程置位MOCRE_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_SET_6_REG (CSR_SYSCTRL_CSR1_BASE + 0x908)     /* 线程置位MOCRE_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_SET_7_REG (CSR_SYSCTRL_CSR1_BASE + 0x90C)     /* 线程置位MOCRE_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_SET_8_REG (CSR_SYSCTRL_CSR1_BASE + 0x910)     /* 线程置位MOCRE_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_SET_9_REG (CSR_SYSCTRL_CSR1_BASE + 0x914)     /* 线程置位MOCRE_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_SET_10_REG (CSR_SYSCTRL_CSR1_BASE + 0x918)    /* 线程置位MOCRE_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_SET_11_REG (CSR_SYSCTRL_CSR1_BASE + 0x91C)    /* 线程置位MOCRE_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_SET_12_REG (CSR_SYSCTRL_CSR1_BASE + 0x920)    /* 线程置位MOCRE_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MCORE_STAT_SET_13_REG (CSR_SYSCTRL_CSR1_BASE + 0x924)    /* 线程置位MOCRE_STAT控制寄存器0~13 */
#define CSR_SYSCTRL_CSR1_MPU_MCORE_STAT_SET_0_REG (CSR_SYSCTRL_CSR1_BASE + 0x928) /* MPU清零MOCRE_STAT控制寄存器0~13 \
                                                                                   */
#define CSR_SYSCTRL_CSR1_MPU_MCORE_STAT_SET_1_REG (CSR_SYSCTRL_CSR1_BASE + 0x92C) /* MPU清零MOCRE_STAT控制寄存器0~13 \
                                                                                   */
#define CSR_SYSCTRL_CSR1_MPU_MCORE_STAT_SET_2_REG (CSR_SYSCTRL_CSR1_BASE + 0x930) /* MPU清零MOCRE_STAT控制寄存器0~13 \
                                                                                   */
#define CSR_SYSCTRL_CSR1_MPU_MCORE_STAT_SET_3_REG (CSR_SYSCTRL_CSR1_BASE + 0x934) /* MPU清零MOCRE_STAT控制寄存器0~13 \
                                                                                   */
#define CSR_SYSCTRL_CSR1_MPU_MCORE_STAT_SET_4_REG (CSR_SYSCTRL_CSR1_BASE + 0x938) /* MPU清零MOCRE_STAT控制寄存器0~13 \
                                                                                   */
#define CSR_SYSCTRL_CSR1_MPU_MCORE_STAT_SET_5_REG (CSR_SYSCTRL_CSR1_BASE + 0x93C) /* MPU清零MOCRE_STAT控制寄存器0~13 \
                                                                                   */
#define CSR_SYSCTRL_CSR1_MPU_MCORE_STAT_SET_6_REG (CSR_SYSCTRL_CSR1_BASE + 0x940) /* MPU清零MOCRE_STAT控制寄存器0~13 \
                                                                                   */
#define CSR_SYSCTRL_CSR1_MPU_MCORE_STAT_SET_7_REG (CSR_SYSCTRL_CSR1_BASE + 0x944) /* MPU清零MOCRE_STAT控制寄存器0~13 \
                                                                                   */
#define CSR_SYSCTRL_CSR1_MPU_MCORE_STAT_SET_8_REG (CSR_SYSCTRL_CSR1_BASE + 0x948) /* MPU清零MOCRE_STAT控制寄存器0~13 \
                                                                                   */
#define CSR_SYSCTRL_CSR1_MPU_MCORE_STAT_SET_9_REG (CSR_SYSCTRL_CSR1_BASE + 0x94C) /* MPU清零MOCRE_STAT控制寄存器0~13 \
                                                                                   */
#define CSR_SYSCTRL_CSR1_MPU_MCORE_STAT_SET_10_REG (CSR_SYSCTRL_CSR1_BASE + 0x950)  /* MPU清零MOCRE_STAT控制寄存器0~13 \
                                                                                     */
#define CSR_SYSCTRL_CSR1_MPU_MCORE_STAT_SET_11_REG (CSR_SYSCTRL_CSR1_BASE + 0x954)  /* MPU清零MOCRE_STAT控制寄存器0~13 \
                                                                                     */
#define CSR_SYSCTRL_CSR1_MPU_MCORE_STAT_SET_12_REG (CSR_SYSCTRL_CSR1_BASE + 0x958)  /* MPU清零MOCRE_STAT控制寄存器0~13 \
                                                                                     */
#define CSR_SYSCTRL_CSR1_MPU_MCORE_STAT_SET_13_REG (CSR_SYSCTRL_CSR1_BASE + 0x95C)  /* MPU清零MOCRE_STAT控制寄存器0~13 \
                                                                                     */
#define CSR_SYSCTRL_CSR1_C2J_MBIST_CTRL_REG (CSR_SYSCTRL_CSR1_BASE + 0x974)         /* 保留寄存器 */
#define CSR_SYSCTRL_CSR1_C2J_MBIST_DATAIN_REG (CSR_SYSCTRL_CSR1_BASE + 0x978)       /* 保留寄存器 */
#define CSR_SYSCTRL_CSR1_C2J_MBIST_DATAOUT_REG (CSR_SYSCTRL_CSR1_BASE + 0x97C)      /* 保留寄存器 */
#define CSR_SYSCTRL_CSR1_A55_SUB_INT_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0x980)     /* A55_SUB中断状态寄存器 */
#define CSR_SYSCTRL_CSR1_A55_SUB_INT_EN_REG (CSR_SYSCTRL_CSR1_BASE + 0x984)         /* A55_SUB中断使能寄存器 */
#define CSR_SYSCTRL_CSR1_A55_SUB_INT_SET_REG (CSR_SYSCTRL_CSR1_BASE + 0x988)        /* A55_SUB软件模拟中断寄存器 */
#define CSR_SYSCTRL_CSR1_A55_SUB_INT_RAW_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0x98C) /* A55_SUB中断写清寄存器 */
#define CSR_SYSCTRL_CSR1_R52_WFI_WFE_STAT_REG (CSR_SYSCTRL_CSR1_BASE + 0x990)       /* 保留寄存器 */
#define CSR_SYSCTRL_CSR1_NCSI_FUNC_MBIST_CLK_SEL_REG (CSR_SYSCTRL_CSR1_BASE + 0x994) /* 保留寄存器 */
#define CSR_SYSCTRL_CSR1_WOL_INT_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0x9A0)          /* WOL LP_ENTRY中断状态寄存器 */
#define CSR_SYSCTRL_CSR1_WOL_INT_EN_REG (CSR_SYSCTRL_CSR1_BASE + 0x9A4)              /* WOL中断使能寄存器 */
#define CSR_SYSCTRL_CSR1_WOL_INT_SET_REG (CSR_SYSCTRL_CSR1_BASE + 0x9A8)             /* WOL软件模拟中断寄存器 */
#define CSR_SYSCTRL_CSR1_WOL_INT_RAW_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0x9AC)      /* WOL中断写清寄存器 */
#define CSR_SYSCTRL_CSR1_WOL_CTL_REG (CSR_SYSCTRL_CSR1_BASE + 0x9B0)                 /* WOL控制断寄存器 */
#define CSR_SYSCTRL_CSR1_LP_INTSET0_REG (CSR_SYSCTRL_CSR1_BASE + 0x9B4)              /* 低功耗请求置位寄存器 */
#define CSR_SYSCTRL_CSR1_LP_INTSET1_REG (CSR_SYSCTRL_CSR1_BASE + 0x9B8)              /* 低功耗请求置位寄存器 */
#define CSR_SYSCTRL_CSR1_LP_INTSET2_REG (CSR_SYSCTRL_CSR1_BASE + 0x9BC)              /* 低功耗请求置位寄存器 */
#define CSR_SYSCTRL_CSR1_LP_INTSET3_REG (CSR_SYSCTRL_CSR1_BASE + 0x9C0)              /* 低功耗请求置位寄存器 */
#define CSR_SYSCTRL_CSR1_LP_READY_REG (CSR_SYSCTRL_CSR1_BASE + 0x9C4)                /* LP READY寄存器 */
#define CSR_SYSCTRL_CSR1_PERSTN_INT_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0x9C8)       /* PERSTN中断状态寄存器 */
#define CSR_SYSCTRL_CSR1_PERSTN_INT_EN_REG (CSR_SYSCTRL_CSR1_BASE + 0x9CC)           /* PERSTN中断使能寄存器 */
#define CSR_SYSCTRL_CSR1_PERSTN_INT_SET_REG (CSR_SYSCTRL_CSR1_BASE + 0x9D0)          /* PERSTN软件模拟中断寄存器 */
#define CSR_SYSCTRL_CSR1_PERSTN_INT_RAW_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0x9D4)   /* PERSTNL中断写清寄存器 */
#define CSR_SYSCTRL_CSR1_UP_UNCRT_EN_REG (CSR_SYSCTRL_CSR1_BASE + 0x9D8)             /* UP_UNCRT_EN寄存器 */
#define CSR_SYSCTRL_CSR1_AXI_BRESP_MON_REG (CSR_SYSCTRL_CSR1_BASE + 0x9DC)           /* AXI BRSP历史状态寄存器 */
#define CSR_SYSCTRL_CSR1_AXI_RRESP_MON_REG (CSR_SYSCTRL_CSR1_BASE + 0x9E0)           /* AXI RRSP历史状态寄存器 */
#define CSR_SYSCTRL_CSR1_AXI_RESP_MASK_REG (CSR_SYSCTRL_CSR1_BASE + 0x9E4)           /* AXI RESP MASK寄存器 */
#define CSR_SYSCTRL_CSR1_PERSTN_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0x9E8)           /* PERSTN管脚状态寄存器 */
#define CSR_SYSCTRL_CSR1_PERSTN_HISS_INT_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0x9EC)  /* PERSTN 送给HISS中断状态寄存器 \
                                                                                      */
#define CSR_SYSCTRL_CSR1_PERSTN_HISS_INT_EN_REG (CSR_SYSCTRL_CSR1_BASE + 0x9F0)      /* PERSTN 送给HISS中断使能寄存器 */
#define CSR_SYSCTRL_CSR1_AXI4TOAXI3_BYPASS_REG (CSR_SYSCTRL_CSR1_BASE + 0x9F4)       /* AXI4TOAXI3 BYPASS控制寄存器 */
#define CSR_SYSCTRL_CSR1_AXI4TOAXI3_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0x9F8)       /* AXI4TOAXI3 BYPASS状态寄存器 */
#define CSR_SYSCTRL_CSR1_SMB_DW_APB_I2C_DEBUG_REG (CSR_SYSCTRL_CSR1_BASE + 0x9FC)    /* SMB_DW DEBUG寄存器 */
#define CSR_SYSCTRL_CSR1_A55_FCM_CLUSTER_CONFIG0_REG (CSR_SYSCTRL_CSR1_BASE + 0xA04)
#define CSR_SYSCTRL_CSR1_A55_FCM_CLUSTER_CONFIG1_REG (CSR_SYSCTRL_CSR1_BASE + 0xA08)
#define CSR_SYSCTRL_CSR1_A55_RVBARADDRY_CFG_L_REG (CSR_SYSCTRL_CSR1_BASE + 0xA0C)
#define CSR_SYSCTRL_CSR1_A55_RVBARADDRY_CFG_H_REG (CSR_SYSCTRL_CSR1_BASE + 0xA10)
#define CSR_SYSCTRL_CSR1_A55_BROADCAST_CFG_REG (CSR_SYSCTRL_CSR1_BASE + 0xA14)
#define CSR_SYSCTRL_CSR1_A55_DEBUG_CFG_REG (CSR_SYSCTRL_CSR1_BASE + 0xA18)
#define CSR_SYSCTRL_CSR1_A55_FCM_CLUSTER_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0xA1C)
#define CSR_SYSCTRL_CSR1_A55_PMU_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0xA20)
#define CSR_SYSCTRL_CSR1_DBG_BLOCK_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0xA24)
#define CSR_SYSCTRL_CSR1_GIC600_CFG_REG (CSR_SYSCTRL_CSR1_BASE + 0xA28)
#define CSR_SYSCTRL_CSR1_GIC600_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0xA2C)
#define CSR_SYSCTRL_CSR1_CRG_CLK_DIV_SEL_REG (CSR_SYSCTRL_CSR1_BASE + 0xA30)
#define CSR_SYSCTRL_CSR1_CRG_CLKOFF_REG (CSR_SYSCTRL_CSR1_BASE + 0xA34)
#define CSR_SYSCTRL_CSR1_CRG_SRST_REG (CSR_SYSCTRL_CSR1_BASE + 0xA38)
#define CSR_SYSCTRL_CSR1_SPI_SSP_SEL_REG (CSR_SYSCTRL_CSR1_BASE + 0xA3C)
#define CSR_SYSCTRL_CSR1_A55_CORE_PCHL_STAT_REG (CSR_SYSCTRL_CSR1_BASE + 0xA40)
#define CSR_SYSCTRL_CSR1_A55_CORE_PCHL_REQ_REG (CSR_SYSCTRL_CSR1_BASE + 0xA44)
#define CSR_SYSCTRL_CSR1_A55_CLUSTER_PCHL_STAT_REG (CSR_SYSCTRL_CSR1_BASE + 0xA48)
#define CSR_SYSCTRL_CSR1_A55_CLUSTER_PCHL_REQ_REG (CSR_SYSCTRL_CSR1_BASE + 0xA4C)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR0_REG (CSR_SYSCTRL_CSR1_BASE + 0xB00)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR1_REG (CSR_SYSCTRL_CSR1_BASE + 0xB04)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR2_REG (CSR_SYSCTRL_CSR1_BASE + 0xB08)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR3_REG (CSR_SYSCTRL_CSR1_BASE + 0xB0C)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR4_REG (CSR_SYSCTRL_CSR1_BASE + 0xB10)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR5_REG (CSR_SYSCTRL_CSR1_BASE + 0xB14)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR6_REG (CSR_SYSCTRL_CSR1_BASE + 0xB18)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR7_REG (CSR_SYSCTRL_CSR1_BASE + 0xB1C)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR8_REG (CSR_SYSCTRL_CSR1_BASE + 0xB20)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR9_REG (CSR_SYSCTRL_CSR1_BASE + 0xB24)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR10_REG (CSR_SYSCTRL_CSR1_BASE + 0xB28)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR11_REG (CSR_SYSCTRL_CSR1_BASE + 0xB2C)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR12_REG (CSR_SYSCTRL_CSR1_BASE + 0xB30)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR13_REG (CSR_SYSCTRL_CSR1_BASE + 0xB34)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR14_REG (CSR_SYSCTRL_CSR1_BASE + 0xB38)
#define CSR_SYSCTRL_CSR1_SC_MPU_MAP_ADDR15_REG (CSR_SYSCTRL_CSR1_BASE + 0xB3C)
#define CSR_SYSCTRL_CSR1_SC_SPU_AXUSER_NO_CTRL_REG (CSR_SYSCTRL_CSR1_BASE + 0xB40) /* SPU AXUSER NO域控制其寄存器 */
#define CSR_SYSCTRL_CSR1_SC_MPU_AXUSER_31_0_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0xB44) /* SC_MPU_AXUSER_31_0为IMPU AXI对外总线的USER控制信号的31:0寄存器。 */
#define CSR_SYSCTRL_CSR1_SC_MPU_AXUSER_63_32_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0xB48) /* SC_MPU_AXUSER_63_32为MPU AXI对外总线的USER控制信号的63:32寄存器。 */
#define CSR_SYSCTRL_CSR1_SC_MPU_AXUSER_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0xB4C) /* SC_MPU_AXUSER_63_32为MPU AXI对外总线的USER控制信号的67:64寄存器。 */
#define CSR_SYSCTRL_CSR1_SC_MPU_AXUSER_NS_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0xB50) /* SC_MPU_AXUSER_NS为IMU mpu AXI对外总线的USER控制信号的安全要求寄存器。 */
#define CSR_SYSCTRL_CSR1_SC_MPU_AXUSER_NS_CTRL_REG \
    (CSR_SYSCTRL_CSR1_BASE + 0xB54) /* SC_MPU_AXUSER_NS_CTRL为MPU AXUSER_NS控制寄存器。 */
#define CSR_SYSCTRL_CSR1_SC_MPU_LPBX_CTRL_REG (CSR_SYSCTRL_CSR1_BASE + 0xB58)      /* MPU到SPU的LPBX桥控制 */
#define CSR_SYSCTRL_CSR1_A55_TO_R52_INT_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0xC00) /* A55 给R52 的软件中断状态。 */
#define CSR_SYSCTRL_CSR1_A55_TO_R52_INT_EN_REG (CSR_SYSCTRL_CSR1_BASE + 0xC04)     /* A55 给R52 的软件中断状态使能。 */
#define CSR_SYSCTRL_CSR1_A55_TO_R52_INT_SET_REG (CSR_SYSCTRL_CSR1_BASE + 0xC08)    /* A55 给R52 的软件中断状态置位。 */
#define CSR_SYSCTRL_CSR1_R52_TO_A55_INT_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0xC0C) /* R52 给A55 的软件中断状态。 */
#define CSR_SYSCTRL_CSR1_R52_TO_A55_INT_EN_REG (CSR_SYSCTRL_CSR1_BASE + 0xC10)     /* R52 给A55 的软件中断状态使能。 */
#define CSR_SYSCTRL_CSR1_R52_TO_A55_INT_SET_REG (CSR_SYSCTRL_CSR1_BASE + 0xC14)   /* R52 给A55 的软件中断状态置位。 */
#define CSR_SYSCTRL_CSR1_A55_R52_INT_SEL_REG (CSR_SYSCTRL_CSR1_BASE + 0xC18)
#define CSR_SYSCTRL_CSR1_CPI_MPU_LPBX_CTRL_REG (CSR_SYSCTRL_CSR1_BASE + 0xC1C)       /* CPI LPBX控制信号 */
#define CSR_SYSCTRL_CSR1_RING2AXI_MPU_LPBX_CTRL_REG (CSR_SYSCTRL_CSR1_BASE + 0xC20)  /* RING2AXI LPBX控制信号 */
#define CSR_SYSCTRL_CSR1_CRG_WDG_CTRL_REG (CSR_SYSCTRL_CSR1_BASE + 0xC24)            /* A55看门狗控制使能信号 */
#define CSR_SYSCTRL_CSR1_CRG_WDG_CNT_CONFIG_REG (CSR_SYSCTRL_CSR1_BASE + 0xC28)      /* A55看门狗配置计数器 */
#define CSR_SYSCTRL_CSR1_CRG_WDG_FEED_REG (CSR_SYSCTRL_CSR1_BASE + 0xC2C)            /* A55看门狗喂狗寄存器 */
#define CSR_SYSCTRL_CSR1_WDG_INT_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0xC30)          /* A55看门狗中断状态寄存器 */
#define CSR_SYSCTRL_CSR1_WDG_INT_EN_REG (CSR_SYSCTRL_CSR1_BASE + 0xC34)              /* A55看门狗中断使能寄存器 */
#define CSR_SYSCTRL_CSR1_WDG_INT_SET_REG (CSR_SYSCTRL_CSR1_BASE + 0xC38)             /* A55看门狗软件模拟中断寄存器 */
#define CSR_SYSCTRL_CSR1_WDG_INT_RAW_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0xC3C)      /* A55看门狗中断写清寄存器 */
#define CSR_SYSCTRL_CSR1_HISS_UNC_INT_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0xC40)     /* HISS UNC 中断状态寄存器 */
#define CSR_SYSCTRL_CSR1_HISS_UNC_INT_EN_REG (CSR_SYSCTRL_CSR1_BASE + 0xC44)         /* HISS UNC 中断使能寄存器 */
#define CSR_SYSCTRL_CSR1_HISS_UNC_INT_SET_REG (CSR_SYSCTRL_CSR1_BASE + 0xC48)        /* HISS UNC 软件模拟中断寄存器 */
#define CSR_SYSCTRL_CSR1_HISS_UNC_INT_RAW_STATUS_REG (CSR_SYSCTRL_CSR1_BASE + 0xC4C) /* HISS UNC 原始中断状态寄存器 */

/* c2j Base address of Module's Register */
#define CSR_C2J_BASE (0x1F02000)

/* **************************************************************************** */
/*                      c2j Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_C2J_C2J_CTRL_REG (CSR_C2J_BASE + 0x0)      /* C2J 控制寄存器。 */
#define CSR_C2J_C2J_STATUS_REG (CSR_C2J_BASE + 0x4)    /* C2J 状态寄存器。 */
#define CSR_C2J_C2J_DATAIN_REG (CSR_C2J_BASE + 0x8)    /* C2J 输入数据寄存器。 */
#define CSR_C2J_C2J_DATAOUT_REG (CSR_C2J_BASE + 0xC)   /* C2J 数据输出寄存器。 */
#define CSR_C2J_C2J_DR_START_REG (CSR_C2J_BASE + 0x10) /* C2J 数据移位起始寄存器。 */
#define CSR_C2J_C2J_IR_START_REG (CSR_C2J_BASE + 0x14) /* C2J 指令移位起始寄存器。 */

/* MDIO Base address of Module's Register */
#define CSR_MDIO_BASE (0x1900000)

/* **************************************************************************** */
/*                      MDIO Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_MDIO_MDIO_COMMAND_REG_REG (CSR_MDIO_BASE + 0x0) /* MDIO控制寄存器 */
#define CSR_MDIO_MDIO_ADDR_REG_REG (CSR_MDIO_BASE + 0x4)    /* MDIO间接地址寄存器 */
#define CSR_MDIO_MDIO_WDATA_REG_REG (CSR_MDIO_BASE + 0x8)   /* MDIO写数据寄存器 */
#define CSR_MDIO_MDIO_RDATA_REG_REG (CSR_MDIO_BASE + 0xC)   /* MDIO读数据寄存器 */
#define CSR_MDIO_MDIO_STA_REG_REG (CSR_MDIO_BASE + 0x10)    /* MDIO访问状态寄存器 */

/* I2C Base address of Module's Register */
#define CSR_I2C_BASE (0x1824000)

/* **************************************************************************** */
/*                      I2C Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_I2C_I2C_CON_REG \
    (CSR_I2C_BASE + 0x0) /* I2C控制寄存器。I2C_CON寄存器只允许在I2C配置为关闭（I2C_ENABLE [0]配置为0）时配置。 */
#define CSR_I2C_I2C_TAR_REG (CSR_I2C_BASE + 0x4)                 /* I2C访问从设备地址寄存器。 */
#define CSR_I2C_I2C_SAR_REG (CSR_I2C_BASE + 0x8)                 /* I2C作为从设备地址寄存器。 */
#define CSR_I2C_I2C_HS_MADDR_REG (CSR_I2C_BASE + 0xC)            /* I2C高速MASTER模式编码地址寄存器。 */
#define CSR_I2C_I2C_DATA_CMD_REG (CSR_I2C_BASE + 0x10)           /* I2C数据通道寄存器。 */
#define CSR_I2C_I2C_SS_SCL_HCNT_REG (CSR_I2C_BASE + 0x14)        /* 标准模式SCL高电平时间配置寄存器。 */
#define CSR_I2C_I2C_SS_SCL_LCNT_REG (CSR_I2C_BASE + 0x18)        /* 标准模式SCL低电平时间配置寄存器。 */
#define CSR_I2C_I2C_FS_SCL_HCNT_REG (CSR_I2C_BASE + 0x1C)        /* 快速模式SCL高电平时间配置寄存器。 */
#define CSR_I2C_I2C_FS_SCL_LCNT_REG (CSR_I2C_BASE + 0x20)        /* 快速模式SCL低电平时间配置寄存器。 */
#define CSR_I2C_I2C_HS_SCL_HCNT_REG (CSR_I2C_BASE + 0x24)        /* 高速模式SCL高电平时间配置寄存器。 */
#define CSR_I2C_I2C_HS_SCL_LCNT_REG (CSR_I2C_BASE + 0x28)        /* 高速模式SCL低电平时间配置寄存器。 */
#define CSR_I2C_I2C_INTR_STAT_REG (CSR_I2C_BASE + 0x2C)          /* 中断状态寄存器。 */
#define CSR_I2C_I2C_INTR_MASK_REG (CSR_I2C_BASE + 0x30)          /* 中断屏蔽寄存器。 */
#define CSR_I2C_I2C_RAW_INTR_STAT_REG (CSR_I2C_BASE + 0x34)      /* 原始中断状态寄存器。 */
#define CSR_I2C_I2C_RX_TL_REG (CSR_I2C_BASE + 0x38)              /* 接收FIFO的水线配置寄存器。 */
#define CSR_I2C_I2C_TX_TL_REG (CSR_I2C_BASE + 0x3C)              /* 发送FIFO的水线配置寄存器。 */
#define CSR_I2C_I2C_CLR_INTR_REG (CSR_I2C_BASE + 0x40)           /* 所有中断清除寄存器。 */
#define CSR_I2C_I2C_CLR_RX_UNDER_REG (CSR_I2C_BASE + 0x44)       /* RX_UNDER中断清除寄存器。 */
#define CSR_I2C_I2C_CLR_RX_OVER_REG (CSR_I2C_BASE + 0x48)        /* RX_OVER中断清除寄存器。 */
#define CSR_I2C_I2C_CLR_TX_OVER_REG (CSR_I2C_BASE + 0x4C)        /* TX_OVER中断清除寄存器。 */
#define CSR_I2C_I2C_CLR_RD_REQ_REG (CSR_I2C_BASE + 0x50)         /* RD_REQ中断清除寄存器。 */
#define CSR_I2C_I2C_CLR_TX_ABRT_REG (CSR_I2C_BASE + 0x54)        /* ABRT中断清除寄存器。 */
#define CSR_I2C_I2C_CLR_RX_DONE_REG (CSR_I2C_BASE + 0x58)        /* RX_DONE中断清除寄存器。 */
#define CSR_I2C_I2C_CLR_ACTIVITY_REG (CSR_I2C_BASE + 0x5C)       /* ACTIVITY状态寄存器。 */
#define CSR_I2C_I2C_CLR_STOP_DET_REG (CSR_I2C_BASE + 0x60)       /* STOP_DET中断清除寄存器。 */
#define CSR_I2C_I2C_CLR_START_DET_REG (CSR_I2C_BASE + 0x64)      /* START_DET中断清除寄存器。 */
#define CSR_I2C_I2C_CLR_GEN_CALL_REG (CSR_I2C_BASE + 0x68)       /* GEN_CALL中断清除寄存器。 */
#define CSR_I2C_I2C_ENABLE_REG (CSR_I2C_BASE + 0x6C)             /* I2C工作模式使能寄存器。 */
#define CSR_I2C_I2C_STATUS_REG (CSR_I2C_BASE + 0x70)             /* I2C状态寄存器。 */
#define CSR_I2C_I2C_TXFLR_REG (CSR_I2C_BASE + 0x74)              /* TX_FIFO中数据个数指示寄存器。 */
#define CSR_I2C_I2C_RXFLR_REG (CSR_I2C_BASE + 0x78)              /* RX_FIFO中数据个数指示寄存器。 */
#define CSR_I2C_I2C_SDA_HOLD_REG (CSR_I2C_BASE + 0x7C)           /* I2C SDA Hold Time Length寄存器。 */
#define CSR_I2C_I2C_TX_ABRT_SOURCE_REG (CSR_I2C_BASE + 0x80)     /* TX_ABRT的源头中断寄存器。 */
#define CSR_I2C_I2C_SLV_DATA_NACK_ONLY_REG (CSR_I2C_BASE + 0x84) /* I2C SLAVE响应控制寄存器。 */
#define CSR_I2C_I2C_DMA_CR_REG (CSR_I2C_BASE + 0x88)             /* I2C DMA通道开启控制寄存器。 */
#define CSR_I2C_I2C_DMA_TDLR_REG (CSR_I2C_BASE + 0x8C)           /* 发送FIFO DMA操作水线配置寄存器。 */
#define CSR_I2C_I2C_DMA_RDLR_REG (CSR_I2C_BASE + 0x90)           /* RX_FIFO DMA操作水线配置寄存器。 */
#define CSR_I2C_I2C_SDA_SETUP_REG (CSR_I2C_BASE + 0x94)          /* SDA setup参数寄存器。 */
#define CSR_I2C_I2C_ACK_GENERAL_CALL_REG (CSR_I2C_BASE + 0x98)   /* ACK General CALL寄存器。 */
#define CSR_I2C_I2C_ENABLE_STATUS_REG (CSR_I2C_BASE + 0x9C)      /* 使能状态寄存器。 */
#define CSR_I2C_I2C_COMP_PARAM_1_REG (CSR_I2C_BASE + 0xF4)       /* I2C配置参数寄存器。 */
#define CSR_I2C_I2C_COMP_VERSION_REG (CSR_I2C_BASE + 0xF8)       /* I2C版本ID寄存器。 */
#define CSR_I2C_I2C_COMP_TYPE_REG (CSR_I2C_BASE + 0xFC)          /* I2C类型寄存器。 */

/* COUNTER Base address of Module's Register */
#define CSR_COUNTER_BASE (0x182C000)

/* **************************************************************************** */
/*                      COUNTER Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_COUNTER_CNTCR_REG (CSR_COUNTER_BASE + 0x0)        /* COUNTER控制寄存器。 */
#define CSR_COUNTER_CNTSR_REG (CSR_COUNTER_BASE + 0x4)        /* COUNTER状态寄存器。 */
#define CSR_COUNTER_CNTCVL_REG (CSR_COUNTER_BASE + 0x8)       /* COUNTER低位计数值寄存器。 */
#define CSR_COUNTER_CNTCVH_REG (CSR_COUNTER_BASE + 0xC)       /* COUNTER高位计数值寄存器。 */
#define CSR_COUNTER_CNTFID0_REG (CSR_COUNTER_BASE + 0x20)     /* COUNTER基准频率ID0寄存器。 */
#define CSR_COUNTER_CNTFID1_REG (CSR_COUNTER_BASE + 0x24)     /* COUNTER频率升级ID1寄存器。 */
#define CSR_COUNTER_CNTFID2_REG (CSR_COUNTER_BASE + 0x28)     /* COUNTER频率升级ID2寄存器。 */
#define CSR_COUNTER_CNTCVL_NS_REG (CSR_COUNTER_BASE + 0x1008) /* COUNTER非安全低位计数值寄存器。 */
#define CSR_COUNTER_CNTCVH_NS_REG (CSR_COUNTER_BASE + 0x100C) /* COUNTER非安全高位计数值寄存器。 */

/* TIMER64 Base address of Module's Register */
#define CSR_TIMER64_BASE (0x182A000)

/* **************************************************************************** */
/*                      TIMER64 Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_TIMER64_TIMER0_LOAD_L_REG (CSR_TIMER64_BASE + 0x0)   /* Timer0_LOAD为Timer0计数初值寄存器低32位。 */
#define CSR_TIMER64_TIMER0_LOAD_H_REG (CSR_TIMER64_BASE + 0x4)   /* Timer0_LOAD为Timer0计数初值寄存器高32位。 */
#define CSR_TIMER64_TIMER0_VALUE_L_REG (CSR_TIMER64_BASE + 0x8)  /* Timer0_VALUE为Timer0当前计数值寄存器低32位。 */
#define CSR_TIMER64_TIMER0_VALUE_H_REG (CSR_TIMER64_BASE + 0xC)  /* Timer0_VALUE为Timer0当前计数值寄存器高32位。 */
#define CSR_TIMER64_TIMER0_CONTROL_REG (CSR_TIMER64_BASE + 0x10) /* Timer0_CONTROL为Timer0控制寄存器。 */
#define CSR_TIMER64_TIMER0_INTCLR_REG                                                                                                                                 \
    (CSR_TIMER64_BASE + 0x14) /* Timer0_INTCLR为Timer0中断清除寄存器。注意：本寄存器是只写寄存器，写进去任意值，都会引起Timer清中断，内部并不记忆写入的值，无复位值。 \
                               */
#define CSR_TIMER64_TIMER0_RIS_REG (CSR_TIMER64_BASE + 0x18) /* Timer0_RIS为Timer0原始中断状态寄存器。 */
#define CSR_TIMER64_TIMER0_MIS_REG (CSR_TIMER64_BASE + 0x1C) /* Timer0_MIS为Timer0屏蔽后中断状态寄存器。 */
#define CSR_TIMER64_TIMER0_BGLOAD_L_REG \
    (CSR_TIMER64_BASE + 0x20) /* Timer0_BGLOAD为Timer0循环模式计数初值寄存器低32位。 */
#define CSR_TIMER64_TIMER0_BGLOAD_H_REG \
    (CSR_TIMER64_BASE + 0x24) /* Timer0_BGLOAD为Timer0循环模式计数初值寄存器高32位。 */
#define CSR_TIMER64_TIMER1_LOAD_L_REG (CSR_TIMER64_BASE + 0x40)  /* Timer1_LOAD为Timer1计数初值寄存器低32位。 */
#define CSR_TIMER64_TIMER1_LOAD_H_REG (CSR_TIMER64_BASE + 0x44)  /* Timer1_LOAD为Timer1计数初值寄存器高32位。 */
#define CSR_TIMER64_TIMER1_VALUE_L_REG (CSR_TIMER64_BASE + 0x48) /* Timer1_VALUE为Timer1当前计数值寄存器低32位。 */
#define CSR_TIMER64_TIMER1_VALUE_H_REG (CSR_TIMER64_BASE + 0x4C) /* Timer1_VALUE为Timer1当前计数值寄存器高32位。 */
#define CSR_TIMER64_TIMER1_CONTROL_REG (CSR_TIMER64_BASE + 0x50) /* Timer1_CONTROL为Timer1控制寄存器。 */
#define CSR_TIMER64_TIMER1_INTCLR_REG                                                                                                                                 \
    (CSR_TIMER64_BASE + 0x54) /* Timer1_INTCLR为Timer1中断清除寄存器。注意：本寄存器是只写寄存器，写进去任意值，都会引起Timer清中断，内部并不记忆写入的值，无复位值。 \
                               */
#define CSR_TIMER64_TIMER1_RIS_REG (CSR_TIMER64_BASE + 0x58) /* Timer1_RIS为Timer1原始中断状态寄存器。 */
#define CSR_TIMER64_TIMER1_MIS_REG (CSR_TIMER64_BASE + 0x5C) /* Timer1_MIS为Timer1屏蔽后中断状态寄存器。 */
#define CSR_TIMER64_TIMER1_BGLOAD_L_REG \
    (CSR_TIMER64_BASE + 0x60) /* Timer1_BGLOAD为Timer1循环模式计数初值寄存器低32位。 */
#define CSR_TIMER64_TIMER1_BGLOAD_H_REG \
    (CSR_TIMER64_BASE + 0x64) /* Timer1_BGLOAD为Timer1循环模式计数初值寄存器高32位。 */

/* GPIO Base address of Module's Register */
#define CSR_GPIO_BASE (0x1820000)

/* **************************************************************************** */
/*                      GPIO Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_GPIO_GPIO_DATA_REG (CSR_GPIO_BASE + 0x0)           /* 数据寄存器。 */
#define CSR_GPIO_GPIO_DIRECTION_REG (CSR_GPIO_BASE + 0x4)      /* 数据方向寄存器。 */
#define CSR_GPIO_GPIO_CTL_REG (CSR_GPIO_BASE + 0x8)            /* 工作模式寄存器。 */
#define CSR_GPIO_GPIO_INTEN_REG (CSR_GPIO_BASE + 0x30)         /* 中断使能寄存器。 */
#define CSR_GPIO_GPIO_INTMASK_REG (CSR_GPIO_BASE + 0x34)       /* 中断屏蔽寄存器。 */
#define CSR_GPIO_GPIO_INTTYPE_LEVEL_REG (CSR_GPIO_BASE + 0x38) /* 中断类型选择寄存器。 */
#define CSR_GPIO_GPIO_INT_POLARITY_REG (CSR_GPIO_BASE + 0x3C)  /* 中断信号极性选择寄存器。 */
#define CSR_GPIO_GPIO_INTSTATUS_REG (CSR_GPIO_BASE + 0x40)     /* 中断状态寄存器。 */
#define CSR_GPIO_GPIO_RAWINTSTATUS_REG (CSR_GPIO_BASE + 0x44)  /* 原始中断状态寄存器。 */
#define CSR_GPIO_GPIO_DEBOUNCE_REG (CSR_GPIO_BASE + 0x48)      /* 外接信号去毛刺寄存器。 */
#define CSR_GPIO_GPIO_PORTA_EOI_REG (CSR_GPIO_BASE + 0x4C)     /* 清除中断指示寄存器。 */
#define CSR_GPIO_GPIO_EXT_PORTA_REG (CSR_GPIO_BASE + 0x50)     /* 外部端口值寄存器。 */
#define CSR_GPIO_GPIO_LS_SYNC_REG (CSR_GPIO_BASE + 0x60)       /* 外接信号同步选择寄存器。 */
#define CSR_GPIO_GPIO_ID_CODE_REG (CSR_GPIO_BASE + 0x64)       /* ID编码寄存器。 */
#define CSR_GPIO_GPIO_COMP_VER_REG (CSR_GPIO_BASE + 0x6C)      /* 器件版本寄存器。 */

/* UART Base address of Module's Register */
#define CSR_UART_BASE (0x181D000)

/* **************************************************************************** */
/*                      UART Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_UART_THR_RBR_DLL_REG (CSR_UART_BASE + 0x0) /* 发送/接收数据缓存寄存器/低位分频因子寄存器。 */
#define CSR_UART_IER_REG (CSR_UART_BASE + 0x4)         /* 中断使能/高位分频因子寄存器。 */
#define CSR_UART_FCR_REG (CSR_UART_BASE + 0x8)         /* FIFO控制/中断状态寄存器。 */
#define CSR_UART_LCR_REG (CSR_UART_BASE + 0xC)         /* 线性控制寄存器。 */
#define CSR_UART_MCR_REG (CSR_UART_BASE + 0x10)        /* MODEM控制寄存器。 */
#define CSR_UART_LSR_REG (CSR_UART_BASE + 0x14)        /* 线性状态寄存器。 */
#define CSR_UART_SCR_REG (CSR_UART_BASE + 0x1C)        /* 暂存寄存器。 */
#define CSR_UART_FAR_REG (CSR_UART_BASE + 0x70)        /* FIFO访问控制寄存器。 */
#define CSR_UART_TFR_REG (CSR_UART_BASE + 0x74)        /* 发送FIFO读寄存器。 */
#define CSR_UART_RFW_REG (CSR_UART_BASE + 0x78)        /* 接收FIFO写寄存器。 */
#define CSR_UART_USR_REG (CSR_UART_BASE + 0x7C)        /* UART状态寄存器。 */
#define CSR_UART_TFL_REG (CSR_UART_BASE + 0x80)        /* 发送FIFO水线寄存器。 */
#define CSR_UART_RFL_REG (CSR_UART_BASE + 0x84)        /* 接收FIFO水线寄存器。 */
#define CSR_UART_HTX_REG (CSR_UART_BASE + 0xA4)        /* 暂停发送寄存器。 */
#define CSR_UART_DMASA_REG (CSR_UART_BASE + 0xA8)      /* DMA软件响应寄存器。 */
#define CSR_UART_CPR_REG (CSR_UART_BASE + 0xF4)        /* 参数配置寄存器。 */
#define CSR_UART_UCV_REG (CSR_UART_BASE + 0xF8)        /* 版本寄存器。 */
#define CSR_UART_CTR_REG (CSR_UART_BASE + 0xFC)        /* 类型寄存器。 */

/* SMBUS Base address of Module's Register */
#define CSR_SMBUS_BASE (0x181C000)

/* **************************************************************************** */
/*                      SMBUS Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_SMBUS_I2C_CON_REG (CSR_SMBUS_BASE + 0x0)               /* I2C控制寄存器。 */
#define CSR_SMBUS_I2C_TAR_REG (CSR_SMBUS_BASE + 0x4)               /* I2C访问Slave地址寄存器。 */
#define CSR_SMBUS_I2C_SAR_REG (CSR_SMBUS_BASE + 0x8)               /* I2C作为Slave时的地址寄存器。 */
#define CSR_SMBUS_I2C_DATA_CMD_REG (CSR_SMBUS_BASE + 0x10)         /* I2C数据操作寄存器。 */
#define CSR_SMBUS_I2C_SS_SCL_HCNT_REG (CSR_SMBUS_BASE + 0x14)      /* I2C标准速度模式SCL高电平配置寄存器。 */
#define CSR_SMBUS_I2C_SS_SCL_LCNT_REG (CSR_SMBUS_BASE + 0x18)      /* I2C标准速度模式SCL低电平配置寄存器。 */
#define CSR_SMBUS_I2C_FS_SCL_HCNT_REG (CSR_SMBUS_BASE + 0x1C)      /* I2C快速模式SCL高电平配置寄存器。 */
#define CSR_SMBUS_I2C_FS_SCL_LCNT_REG (CSR_SMBUS_BASE + 0x20)      /* I2C快速模式SCL低电平配置寄存器。 */
#define CSR_SMBUS_I2C_INTR_STAT_REG (CSR_SMBUS_BASE + 0x2C)        /* I2C使能后中断状态寄存器。 */
#define CSR_SMBUS_I2C_INTR_EN_REG (CSR_SMBUS_BASE + 0x30)          /* I2C中断使能寄存器。 */
#define CSR_SMBUS_I2C_INTR_RAW_REG (CSR_SMBUS_BASE + 0x34)         /* I2C原始中断状态寄存器。 */
#define CSR_SMBUS_I2C_RX_TL_REG (CSR_SMBUS_BASE + 0x38)            /* RX_FIFO水线设置寄存器。 */
#define CSR_SMBUS_I2C_TX_TL_REG (CSR_SMBUS_BASE + 0x3C)            /* TX_FIFO水线设置寄存器。 */
#define CSR_SMBUS_I2C_ENABLE_REG (CSR_SMBUS_BASE + 0x6C)           /* I2C工作使能寄存器。 */
#define CSR_SMBUS_I2C_STATUS_REG (CSR_SMBUS_BASE + 0x70)           /* I2C状态寄存器。 */
#define CSR_SMBUS_I2C_TXFLR_REG (CSR_SMBUS_BASE + 0x74)            /* TX_FIFO有效数据指示寄存器。 */
#define CSR_SMBUS_I2C_RXFLR_REG (CSR_SMBUS_BASE + 0x78)            /* RX_FIFO有效数据指示寄存器。 */
#define CSR_SMBUS_I2C_SDA_HOLD_REG (CSR_SMBUS_BASE + 0x7C)         /* SDA保持时间配置寄存器。 */
#define CSR_SMBUS_I2C_TX_ABRT_SRC_REG (CSR_SMBUS_BASE + 0x80)      /* I2C发送失败中断源寄存器。 */
#define CSR_SMBUS_I2C_SDA_SETUP_REG (CSR_SMBUS_BASE + 0x94)        /* SDA建立时间配置寄存器。 */
#define CSR_SMBUS_I2C_ACK_GENERAL_CALL_REG (CSR_SMBUS_BASE + 0x98) /* General Call应答设置寄存器。 */
#define CSR_SMBUS_I2C_ENABLE_STATUS_REG (CSR_SMBUS_BASE + 0x9C)    /* I2C状态寄存器。 */
#define CSR_SMBUS_I2C_SCL_SWITCH_REG (CSR_SMBUS_BASE + 0xA0)       /* I2C防挂死SCL使能寄存器。 */
#define CSR_SMBUS_I2C_SCL_SIM_REG (CSR_SMBUS_BASE + 0xA4)          /* I2C防挂死SCL模拟寄存器。 */
#define CSR_SMBUS_I2C_LPIF_STATE_REG (CSR_SMBUS_BASE + 0xA8)       /* I2C低功耗状态机状态寄存器。 */
#define CSR_SMBUS_I2C_LOCK_REG (CSR_SMBUS_BASE + 0xAC)             /* I2C lock寄存器。 */
#define CSR_SMBUS_I2C_SDA_SWITCH_REG (CSR_SMBUS_BASE + 0xB0)       /* I2C防挂死SDA使能寄存器。 */
#define CSR_SMBUS_I2C_SDA_SIM_REG (CSR_SMBUS_BASE + 0xB4)          /* I2C防挂死SDA模拟寄存器。 */
#define CSR_SMBUS_I2C_SAR_MASK_REG (CSR_SMBUS_BASE + 0x100)        /* Slave地址屏蔽寄存器。 */
#define CSR_SMBUS_I2C_PMBUS_CTRL_REG (CSR_SMBUS_BASE + 0x104)      /* PMBUS全局控制寄存器。 */
#define CSR_SMBUS_I2C_LOW_TIMEOUT_REG (CSR_SMBUS_BASE + 0x108)     /* SCL低电平超时值配置寄存器。 */
#define CSR_SMBUS_I2C_HIGH_TIMEOUT_REG (CSR_SMBUS_BASE + 0x10C)    /* SCL高电平超时值配置寄存器。 */
#define CSR_SMBUS_I2C_SLV_ALERT_SET_REG (CSR_SMBUS_BASE + 0x110)   /* Slave模式下Alert输出配置寄存器。 */
#define CSR_SMBUS_I2C_MST_ALERT_DO_REG (CSR_SMBUS_BASE + 0x114)    /* Master模式下Alert命令触发寄存器。 */
#define CSR_SMBUS_I2C_ACK_RESP_REG (CSR_SMBUS_BASE + 0x118)        /* Slave模式下响应寄存器。 */
#define CSR_SMBUS_I2C_PEC_INFO_REG (CSR_SMBUS_BASE + 0x11C)        /* PEC信息寄存器。 */
#define CSR_SMBUS_I2C_ADDR_RECEIVE_REG (CSR_SMBUS_BASE + 0x120)    /* Slave收到的地址查询寄存器。 */
#define CSR_SMBUS_I2C_MANU_ACK_CNT_REG (CSR_SMBUS_BASE + 0x124)    /* Slave配置手动响应ACK/NACK次数寄存器。 */
#define CSR_SMBUS_I2C_GRP_CMD_REG (CSR_SMBUS_BASE + 0x128)         /* PMBUS group command使能寄存器。 */
#define CSR_SMBUS_I2C_PMBUS_SCL_DET_REG (CSR_SMBUS_BASE + 0x12C)   /* PMBUS SCL检测寄存器。 */
#define CSR_SMBUS_I2C_PMBUS_IDLECNT_REG (CSR_SMBUS_BASE + 0x130)   /* SCL高电平空闲值配置寄存器。 */
#define CSR_SMBUS_I2C_PMBUS_RST_REG (CSR_SMBUS_BASE + 0x134)       /* 软件复位配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_0_REG (CSR_SMBUS_BASE + 0x138)       /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_1_REG (CSR_SMBUS_BASE + 0x13C)       /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_2_REG (CSR_SMBUS_BASE + 0x140)       /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_3_REG (CSR_SMBUS_BASE + 0x144)       /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_4_REG (CSR_SMBUS_BASE + 0x148)       /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_5_REG (CSR_SMBUS_BASE + 0x14C)       /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_6_REG (CSR_SMBUS_BASE + 0x150)       /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_7_REG (CSR_SMBUS_BASE + 0x154)       /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_8_REG (CSR_SMBUS_BASE + 0x158)       /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_9_REG (CSR_SMBUS_BASE + 0x15C)       /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_10_REG (CSR_SMBUS_BASE + 0x160)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_11_REG (CSR_SMBUS_BASE + 0x164)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_12_REG (CSR_SMBUS_BASE + 0x168)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_13_REG (CSR_SMBUS_BASE + 0x16C)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_14_REG (CSR_SMBUS_BASE + 0x170)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_15_REG (CSR_SMBUS_BASE + 0x174)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_16_REG (CSR_SMBUS_BASE + 0x178)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_17_REG (CSR_SMBUS_BASE + 0x17C)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_18_REG (CSR_SMBUS_BASE + 0x180)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_19_REG (CSR_SMBUS_BASE + 0x184)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_20_REG (CSR_SMBUS_BASE + 0x188)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_21_REG (CSR_SMBUS_BASE + 0x18C)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_22_REG (CSR_SMBUS_BASE + 0x190)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_23_REG (CSR_SMBUS_BASE + 0x194)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_24_REG (CSR_SMBUS_BASE + 0x198)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_25_REG (CSR_SMBUS_BASE + 0x19C)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_26_REG (CSR_SMBUS_BASE + 0x1A0)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_27_REG (CSR_SMBUS_BASE + 0x1A4)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_28_REG (CSR_SMBUS_BASE + 0x1A8)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_29_REG (CSR_SMBUS_BASE + 0x1AC)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_30_REG (CSR_SMBUS_BASE + 0x1B0)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_31_REG (CSR_SMBUS_BASE + 0x1B4)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_32_REG (CSR_SMBUS_BASE + 0x1B8)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_33_REG (CSR_SMBUS_BASE + 0x1BC)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_34_REG (CSR_SMBUS_BASE + 0x1C0)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_35_REG (CSR_SMBUS_BASE + 0x1C4)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_36_REG (CSR_SMBUS_BASE + 0x1C8)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_37_REG (CSR_SMBUS_BASE + 0x1CC)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_38_REG (CSR_SMBUS_BASE + 0x1D0)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_39_REG (CSR_SMBUS_BASE + 0x1D4)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_40_REG (CSR_SMBUS_BASE + 0x1D8)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_41_REG (CSR_SMBUS_BASE + 0x1DC)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_42_REG (CSR_SMBUS_BASE + 0x1E0)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_43_REG (CSR_SMBUS_BASE + 0x1E4)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_44_REG (CSR_SMBUS_BASE + 0x1E8)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_45_REG (CSR_SMBUS_BASE + 0x1EC)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_46_REG (CSR_SMBUS_BASE + 0x1F0)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_47_REG (CSR_SMBUS_BASE + 0x1F4)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_48_REG (CSR_SMBUS_BASE + 0x1F8)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_49_REG (CSR_SMBUS_BASE + 0x1FC)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_50_REG (CSR_SMBUS_BASE + 0x200)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_51_REG (CSR_SMBUS_BASE + 0x204)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_52_REG (CSR_SMBUS_BASE + 0x208)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_53_REG (CSR_SMBUS_BASE + 0x20C)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_54_REG (CSR_SMBUS_BASE + 0x210)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_55_REG (CSR_SMBUS_BASE + 0x214)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_56_REG (CSR_SMBUS_BASE + 0x218)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_57_REG (CSR_SMBUS_BASE + 0x21C)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_58_REG (CSR_SMBUS_BASE + 0x220)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_59_REG (CSR_SMBUS_BASE + 0x224)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_60_REG (CSR_SMBUS_BASE + 0x228)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_61_REG (CSR_SMBUS_BASE + 0x22C)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_62_REG (CSR_SMBUS_BASE + 0x230)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_INFO_63_REG (CSR_SMBUS_BASE + 0x234)      /* I2C发送配置寄存器。 */
#define CSR_SMBUS_I2C_TX_CNT_REG (CSR_SMBUS_BASE + 0x238)          /* I2C发送数据个数配置寄存器 */
#define CSR_SMBUS_I2C_TRIGGER_EN_REG (CSR_SMBUS_BASE + 0x23C)      /* I2C发送出发使能配置寄存器。 */
#define CSR_SMBUS_SMB_UDID_0_REG (CSR_SMBUS_BASE + 0x240)          /* UDID配置寄存器 */
#define CSR_SMBUS_SMB_UDID_1_REG (CSR_SMBUS_BASE + 0x244)          /* UDID配置寄存器 */
#define CSR_SMBUS_SMB_UDID_2_REG (CSR_SMBUS_BASE + 0x248)          /* UDID配置寄存器 */
#define CSR_SMBUS_SMB_UDID_3_REG (CSR_SMBUS_BASE + 0x24C)          /* UDID配置寄存器 */
#define CSR_SMBUS_SMB_ARP_ADDR_REG (CSR_SMBUS_BASE + 0x250)        /* ARP地址分配寄存器 */
#define CSR_SMBUS_SMB_PSA_REG (CSR_SMBUS_BASE + 0x254)             /* PSA地址分配寄存器 */
#define CSR_SMBUS_SMB_NOTIFY_DO_REG (CSR_SMBUS_BASE + 0x258) /* Slave模式下启动发送"Notify ARP master"触发寄存器 */
#define CSR_SMBUS_SMB_ARP_INFO_REG (CSR_SMBUS_BASE + 0x25C)  /* ARP信息寄存器 */

/* SMBUS_NEW_CFG Base address of Module's Register */
#define CSR_SMBUS_NEW_BASE (0x2181B000)

/* **************************************************************************** */
/*                      SMBUS_NEW_CFG Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_SMBUS_NEW_IC_CON_REG \
    (CSR_SMBUS_NEW_BASE + 0x0) /* I2C控制寄存器。注意：只在I2C被禁止（即I2C_ENABLE[enable]为0）时才可配置。 */
#define CSR_SMBUS_NEW_IC_TAR_REG                                                                                     \
    (CSR_SMBUS_NEW_BASE + 0x4) /* I2C访问Slave地址寄存器。注意：只在I2C被禁止（即I2C_ENABLE[enable]为0）时才可配置。 \
                                */
#define CSR_SMBUS_NEW_IC_SAR_REG                                                                                      \
    (CSR_SMBUS_NEW_BASE + 0x8) /* I2C访问源设备地址寄存器。注意：只在I2C被禁止（即I2C_ENABLE[enable]为0）时才可配置。 \
                                */
#define CSR_SMBUS_NEW_IC_HS_MADDR_REG \
    (CSR_SMBUS_NEW_BASE + 0xC) /* HS模式下Mater地址注意：只在I2C被禁止（即I2C_ENABLE[enable]为0）时才可配置。 */
#define CSR_SMBUS_NEW_IC_DATA_CMD_REG (CSR_SMBUS_NEW_BASE + 0x10) /* I2C数据通道寄存器。 */
#define CSR_SMBUS_NEW_IC_SS_SCL_HCNT_REG \
    (CSR_SMBUS_NEW_BASE +                \
        0x14) /* 标准速度下的SCL时钟高电平时间寄存器。注意：只在I2C被禁止（即I2C_ENABLE[enable]为0）时才可配置。 */
#define CSR_SMBUS_NEW_IC_SS_SCL_LCNT_REG \
    (CSR_SMBUS_NEW_BASE +                \
        0x18) /* 标准速度下的SCL时钟低电平时间寄存器。注意：只在I2C禁止（即I2C_ENABLE[enable]为0）时才可配置。 */
#define CSR_SMBUS_NEW_IC_FS_SCL_HCNT_REG \
    (CSR_SMBUS_NEW_BASE +                \
        0x1C) /* 快速速度下的SCL 时钟高电平时间寄存器。注意：只在I2C禁止（即I2C_ENABLE[enable]为0）时才可配置。 */
#define CSR_SMBUS_NEW_IC_FS_SCL_LCNT_REG \
    (CSR_SMBUS_NEW_BASE +                \
        0x20) /* 快速速度下的SCL         \
                 时钟低电平时间寄存器。I2C_FS_SCL_LCNT只在I2C禁止（即I2C_ENABLE[enable]为0）时才可配置。 */
#define CSR_SMBUS_NEW_IC_HS_SCL_HCNT_REG \
    (CSR_SMBUS_NEW_BASE +                \
        0x24) /* 高速模式下SCL时钟高电平时间配置寄存器注意：只在I2C禁止（即I2C_ENABLE[enable]为0）时才可配置。 */
#define CSR_SMBUS_NEW_IC_HS_SCL_LCNT_REG \
    (CSR_SMBUS_NEW_BASE +                \
        0x28) /* 高速模式下SCL时钟低电平时间配置寄存器注意：只在I2C禁止（即I2C_ENABLE[enable]为0）时才可配置。 */
#define CSR_SMBUS_NEW_IC_INTR_STAT_REG (CSR_SMBUS_NEW_BASE + 0x2C)     /* I2C中断状态寄存器。 */
#define CSR_SMBUS_NEW_IC_INTR_MASK_REG (CSR_SMBUS_NEW_BASE + 0x30)     /* I2C中断屏蔽寄存器。 */
#define CSR_SMBUS_NEW_IC_RAW_INTR_STAT_REG (CSR_SMBUS_NEW_BASE + 0x34) /* I2C原始中断状态寄存器。 */
#define CSR_SMBUS_NEW_IC_RX_TL_REG (CSR_SMBUS_NEW_BASE + 0x38)         /* RX_FIFO阈值寄存器。 */
#define CSR_SMBUS_NEW_IC_TX_TL_REG (CSR_SMBUS_NEW_BASE + 0x3C)         /* TX_FIFO阈值寄存器。 */
#define CSR_SMBUS_NEW_IC_CLR_INTR_REG (CSR_SMBUS_NEW_BASE + 0x40)      /* I2C组合及独立中断清除寄存器。 */
#define CSR_SMBUS_NEW_IC_CLR_RX_UNDER_REG (CSR_SMBUS_NEW_BASE + 0x44)  /* RX_UNDER中断清除寄存器。 */
#define CSR_SMBUS_NEW_IC_CLR_RX_OVER_REG (CSR_SMBUS_NEW_BASE + 0x48)   /* RX_OVER中断清除寄存器。 */
#define CSR_SMBUS_NEW_IC_CLR_TX_OVER_REG (CSR_SMBUS_NEW_BASE + 0x4C)   /* TX_OVER中断清除寄存器。 */
#define CSR_SMBUS_NEW_IC_CLR_RD_REQ_REG (CSR_SMBUS_NEW_BASE + 0x50)    /* RD_REQ中断清除寄存器。 */
#define CSR_SMBUS_NEW_IC_CLR_TX_ABRT_REG (CSR_SMBUS_NEW_BASE + 0x54)   /* TX_ABRT中断清除寄存器。 */
#define CSR_SMBUS_NEW_IC_CLR_RX_DONE_REG (CSR_SMBUS_NEW_BASE + 0x58)   /* RX_DONE中断清除寄存器。 */
#define CSR_SMBUS_NEW_IC_CLR_ACTIVITY_REG (CSR_SMBUS_NEW_BASE + 0x5C)  /* activity状态寄存器。 */
#define CSR_SMBUS_NEW_IC_CLR_STOP_DET_REG (CSR_SMBUS_NEW_BASE + 0x60)  /* STOP_DET中断清除寄存器。 */
#define CSR_SMBUS_NEW_IC_CLR_START_DET_REG (CSR_SMBUS_NEW_BASE + 0x64) /* START_DET中断清除寄存器。 */
#define CSR_SMBUS_NEW_IC_CLR_GEN_CALL_REG (CSR_SMBUS_NEW_BASE + 0x68)  /* General Call中断清除寄存器。 */
#define CSR_SMBUS_NEW_IC_ENABLE_REG (CSR_SMBUS_NEW_BASE + 0x6C)        /* I2C工作模式使能寄存器。 */
#define CSR_SMBUS_NEW_IC_STATUS_REG (CSR_SMBUS_NEW_BASE + 0x70)        /* I2C状态寄存器。 */
#define CSR_SMBUS_NEW_IC_TXFLR_REG (CSR_SMBUS_NEW_BASE + 0x74)         /* TX_FIFO中的数据个数指示寄存器。 */
#define CSR_SMBUS_NEW_IC_RXFLR_REG (CSR_SMBUS_NEW_BASE + 0x78)         /* RX_FIFO中的数据个数指示寄存器。 */
#define CSR_SMBUS_NEW_IC_SDA_HOLD_REG \
    (CSR_SMBUS_NEW_BASE + 0x7C) /* I2C_SDA_HOLD为SDA信号在SCL的下降沿后的hold延迟时间。 */
#define CSR_SMBUS_NEW_IC_TX_ABRT_SOURCE_REG \
    (CSR_SMBUS_NEW_BASE +                   \
        0x80) /* 发送失败中断源头寄存器。读I2C_CLR_INTR或I2C_CLR_TX_ABRT时，I2C_TX_ABRT_SOURCE清零。 */
#define CSR_SMBUS_NEW_IC_SLV_DATA_ONLY_REG (CSR_SMBUS_NEW_BASE + 0x84)              /* slave数据NACK产生控制寄存器。 */
#define CSR_SMBUS_NEW_IC_SDA_SETUP_REG (CSR_SMBUS_NEW_BASE + 0x94)                  /* SDA建立时间设置寄存器。 */
#define CSR_SMBUS_NEW_IC_ACK_GENERAL_CALL_REG (CSR_SMBUS_NEW_BASE + 0x98)           /* General Call应答设置寄存器。 */
#define CSR_SMBUS_NEW_IC_ENABLE_STATUS_REG (CSR_SMBUS_NEW_BASE + 0x9C)              /* I2C状态寄存器。 */
#define CSR_SMBUS_NEW_IC_FS_SPKLEN_REG (CSR_SMBUS_NEW_BASE + 0xA0)                  /* I2C时钟频率调整寄存器。 */
#define CSR_SMBUS_NEW_IC_SCL_STUCK_AT_LOW_TIMEOUT_REG (CSR_SMBUS_NEW_BASE + 0xAC)   /* SCL STUCK AT Low的Timeout门限 */
#define CSR_SMBUS_NEW_IC_SDA_STUCK_AT_LOW_TIMEOUT_REG (CSR_SMBUS_NEW_BASE + 0xB0)   /* SDA STUCK AT Low的Timeout门限 */
#define CSR_SMBUS_NEW_IC_CLR_SCL_STUCK_DET_REG (CSR_SMBUS_NEW_BASE + 0xB4)          /* 清除SCL STUCK AT Low中断 */
#define CSR_SMBUS_NEW_IC_SMBUS_CLK_LOW_SEXT_REG (CSR_SMBUS_NEW_BASE + 0xBC)         /* CLK_LOW_SEXT_TIMEOUT门限 */
#define CSR_SMBUS_NEW_IC_SMBUS_CLK_LOW_MEXT_REG (CSR_SMBUS_NEW_BASE + 0xC0)         /* CLK_LOW_MEXT_TIMEOUT门限 */
#define CSR_SMBUS_NEW_IC_SMBUS_THIGH_MAX_IDLE_COUNT_REG (CSR_SMBUS_NEW_BASE + 0xC4) /* THIGH_MAX_BUS_IDLE_CNT门限 */
#define CSR_SMBUS_NEW_IC_SMBUS_INTR_STAT_REG (CSR_SMBUS_NEW_BASE + 0xC8)            /* SMBUS中断状态 */
#define CSR_SMBUS_NEW_IC_SMBUS_INTR_MASK_REG (CSR_SMBUS_NEW_BASE + 0xCC)            /* SMBus中断mask */
#define CSR_SMBUS_NEW_IC_SMBUS_RAW_INTR_STAT_REG (CSR_SMBUS_NEW_BASE + 0xD0)        /* SMBUS原始中断状态 */
#define CSR_SMBUS_NEW_IC_CLR_SMBUS_INTR_REG (CSR_SMBUS_NEW_BASE + 0xD4)             /* SMBus中断清除寄存器 */
#define CSR_SMBUS_NEW_IC_SMBUS_UDID_LSB_REG (CSR_SMBUS_NEW_BASE + 0xDC)             /* SMBUS UDID BIT31:0 */
#define CSR_SMBUS_NEW_IC_COMP_PARAM_1_REG (CSR_SMBUS_NEW_BASE + 0xF4)               /* COMP参数 */
#define CSR_SMBUS_NEW_IC_COMP_VERSION_REG (CSR_SMBUS_NEW_BASE + 0xF8)               /* COMP版本 */
#define CSR_SMBUS_NEW_IC_COMP_TYPE_REG (CSR_SMBUS_NEW_BASE + 0xFC)                  /* COMP类型 */
#define CSR_SMBUS_NEW_IC_SMBUS_UDID_MSB0_REG (CSR_SMBUS_NEW_BASE + 0xE0)            /* SMBUS UDID BIT63:32 */
#define CSR_SMBUS_NEW_IC_SMBUS_UDID_MSB1_REG (CSR_SMBUS_NEW_BASE + 0xE4)            /* SMBUS UDID BIT95:64 */
#define CSR_SMBUS_NEW_IC_SMBUS_UDID_MSB2_REG (CSR_SMBUS_NEW_BASE + 0xE8)            /* SMBUS UDID BIT127:96 */

/* SHM_CSR Base address of Module's Register */
#define CSR_SHM_CSR_BASE (0x1807000)

/* **************************************************************************** */
/*                      SHM_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_SHM_CSR_SHM_INIT_CHK_MODE_REG (CSR_SHM_CSR_BASE + 0x0)   /* SHM初始化自检模式配置寄存器 */
#define CSR_SHM_CSR_SHM_INIT_CHK_START_REG (CSR_SHM_CSR_BASE + 0x4)  /* SHM初始化自检启动脉冲产生寄存器 */
#define CSR_SHM_CSR_SHM_INIT_CHK_STAT_REG (CSR_SHM_CSR_BASE + 0x8)   /* SHM初始化自检完成状态寄存器 */
#define CSR_SHM_CSR_SHM_INT_STAT_REG (CSR_SHM_CSR_BASE + 0x20)       /* SHM中断状态寄存器 */
#define CSR_SHM_CSR_SHM_INT_EN_REG (CSR_SHM_CSR_BASE + 0x30)         /* SHM中断使能寄存器 */
#define CSR_SHM_CSR_SHM_INT_SET_REG (CSR_SHM_CSR_BASE + 0x34)        /* SHM中断置位寄存器 */
#define CSR_SHM_CSR_SHM_RAW_STAT_REG (CSR_SHM_CSR_BASE + 0x38)       /* SHM原始中断状态寄存器 */
#define CSR_SHM_CSR_SHM_INIT_CHK_SADDR_REG (CSR_SHM_CSR_BASE + 0xA0) /* SHM初始化自检起始地址 */
#define CSR_SHM_CSR_SHM_INIT_CHK_LEN_REG (CSR_SHM_CSR_BASE + 0xA4)   /* SHM初始化自检长度 */
#define CSR_SHM_CSR_SHM_INIT_CHK_LDATA_REG (CSR_SHM_CSR_BASE + 0xA8) /* 数据初始化自检写入数据低32bit */
#define CSR_SHM_CSR_SHM_INIT_CHK_HDATA_REG (CSR_SHM_CSR_BASE + 0xAC) /* 数据初始化自检写入数据高32bit */
#define CSR_SHM_CSR_SHM_ECC_BYPASS_REG (CSR_SHM_CSR_BASE + 0xB0)     /* SHM ECC功能使能寄存器 */
#define CSR_SHM_CSR_SHM_ECC_INSR_REG (CSR_SHM_CSR_BASE + 0xB4)       /* SHM ECC错误注入寄存器 */
#define CSR_SHM_CSR_SHM_ECC_RST_REG (CSR_SHM_CSR_BASE + 0xB8)        /* SHM ECC信息复位寄存器 */
#define CSR_SHM_CSR_SHM_PW_MODE_REG (CSR_SHM_CSR_BASE + 0xBC)        /* 软件控制SHM进入低功耗模式寄存器 */
#define CSR_SHM_CSR_SHM_TMOD_REG (CSR_SHM_CSR_BASE + 0xC0)
#define CSR_SHM_CSR_SHM_STATUS_REG (CSR_SHM_CSR_BASE + 0xC4)             /* SHM状态寄存器 */
#define CSR_SHM_CSR_SHM_INIT_CHK_ERR_REG (CSR_SHM_CSR_BASE + 0xC8)       /* 初始化自检错误状态记录寄存器 */
#define CSR_SHM_CSR_SHM_INIT_CHK_ERR_ADDR_REG (CSR_SHM_CSR_BASE + 0xCC)  /* 初始化自检时发生错误的单元地址 */
#define CSR_SHM_CSR_SHM_INIT_CHK_ERR_LDATA_REG (CSR_SHM_CSR_BASE + 0xD0) /* 初始化自检发生错误时的错误数据 */
#define CSR_SHM_CSR_SHM_INIT_CHK_ERR_HDATA_REG (CSR_SHM_CSR_BASE + 0xD4) /* 初始化自检发生错误时的错误数据 */
#define CSR_SHM_CSR_SHM_SERR_CNT_REG (CSR_SHM_CSR_BASE + 0xD8)           /* 1bit ECC错误计数器 */
#define CSR_SHM_CSR_SHM_MERR_CNT_REG (CSR_SHM_CSR_BASE + 0xDC)           /* 2bit ECC错误计数器 */
#define CSR_SHM_CSR_SHM_SERR_ADDR_REG (CSR_SHM_CSR_BASE + 0xF0)          /* 最近一次ECC 1bit错误的SRAM地址 */
#define CSR_SHM_CSR_SHM_MERR_ADDR_REG (CSR_SHM_CSR_BASE + 0xF4)          /* 最近一次ECC 2bit错误的SRAM地址 */

/* PIE Base address of Module's Register */
#define CSR_PIE_BASE (0x1808000)

/* **************************************************************************** */
/*                      PIE Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_PIE_ECO_RSVD_REG (CSR_PIE_BASE + 0x0)                 /* ECO保留寄存器 */
#define CSR_PIE_PIE_INT_RAW_STATUS_REG (CSR_PIE_BASE + 0x10)      /* PIE模块错误中断状态寄存器 */
#define CSR_PIE_PIE_INT_EN_REG (CSR_PIE_BASE + 0x20)              /* PIE模块中断屏蔽寄存器 */
#define CSR_PIE_PIE_INT_SET_REG (CSR_PIE_BASE + 0x30)             /* PIE模块软件模拟中断寄存器 */
#define CSR_PIE_PIE_INT_STATUS_REG (CSR_PIE_BASE + 0x40)          /* PIE模块中断状态指示寄存器 */
#define CSR_PIE_CSR_POOL_FUN_REG (CSR_PIE_BASE + 0xA0)            /* pool功能配置寄存器 */
#define CSR_PIE_CSR_POOL_DEPTH0_REG (CSR_PIE_BASE + 0xA4)         /* FIFO 7到FIFO 4深度配置寄存器 */
#define CSR_PIE_CSR_POOL_DEPTH1_REG (CSR_PIE_BASE + 0xA8)         /* FIFO 3到FIFO 0深度配置寄存器 */
#define CSR_PIE_CSR_PT_PKT_TYPE_REG (CSR_PIE_BASE + 0xAC)         /* pass-through报文配置寄存器 */
#define CSR_PIE_MAX_FRAME_LEN_REG (CSR_PIE_BASE + 0xB0)           /* 报文最大长度 */
#define CSR_PIE_MIN_FRAME_LEN_REG (CSR_PIE_BASE + 0xB4)           /* 报文最小长度 */
#define CSR_PIE_CSR_PEIF_FUN_REG (CSR_PIE_BASE + 0xB8)            /* PE接口配置寄存器 */
#define CSR_PIE_CSR_QM_FUN_REG (CSR_PIE_BASE + 0xBC)              /* IQ和OQ的配置寄存器 */
#define CSR_PIE_DMA_OTD_CNT_REG (CSR_PIE_BASE + 0xC0)             /* RxDMA和TxDMA中AXI配置寄存器 */
#define CSR_PIE_CSR_TXBD_ADDR_REG (CSR_PIE_BASE + 0xC4)           /* NCSI的TxBD接口地址寄存器 */
#define CSR_PIE_CSR_BD2UP_TIME_REG (CSR_PIE_BASE + 0xC8)          /* mpu报文处理中断聚合配置寄存器 */
#define CSR_PIE_CSR_SGL_TIME_REG (CSR_PIE_BASE + 0xCC)            /* SGL报文发送完成中断聚合配置寄存器 */
#define CSR_PIE_CSR_MEM_TMOD_REG (CSR_PIE_BASE + 0xD0)            /* MEM的TMOD配置寄存器 */
#define CSR_PIE_CSR_MEM_DFT_POWER_REG (CSR_PIE_BASE + 0xD4)       /* MEM的DFT以及低功耗配置寄存器 */
#define CSR_PIE_CSR_BD_IF0_WRD0_REG (CSR_PIE_BASE + 0x100)        /* FIFO 0配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF0_WRD1_REG (CSR_PIE_BASE + 0x104)        /* FIFO 0配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF0_WRD2_REG (CSR_PIE_BASE + 0x108)        /* FIFO 0配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF0_WRD3_REG (CSR_PIE_BASE + 0x10C)        /* FIFO 0配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF1_WRD0_REG (CSR_PIE_BASE + 0x110)        /* FIFO 1配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF1_WRD1_REG (CSR_PIE_BASE + 0x114)        /* FIFO 1配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF1_WRD2_REG (CSR_PIE_BASE + 0x118)        /* FIFO 1配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF1_WRD3_REG (CSR_PIE_BASE + 0x11C)        /* FIFO 1配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF2_WRD0_REG (CSR_PIE_BASE + 0x120)        /* FIFO 2配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF2_WRD1_REG (CSR_PIE_BASE + 0x124)        /* FIFO 2配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF2_WRD2_REG (CSR_PIE_BASE + 0x128)        /* FIFO 2配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF2_WRD3_REG (CSR_PIE_BASE + 0x12C)        /* FIFO 2配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF3_WRD0_REG (CSR_PIE_BASE + 0x130)        /* FIFO 3配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF3_WRD1_REG (CSR_PIE_BASE + 0x134)        /* FIFO 3配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF3_WRD2_REG (CSR_PIE_BASE + 0x138)        /* FIFO 3配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF3_WRD3_REG (CSR_PIE_BASE + 0x13C)        /* FIFO 3配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF4_WRD0_REG (CSR_PIE_BASE + 0x140)        /* FIFO 4配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF4_WRD1_REG (CSR_PIE_BASE + 0x144)        /* FIFO 4配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF4_WRD2_REG (CSR_PIE_BASE + 0x148)        /* FIFO 4配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF4_WRD3_REG (CSR_PIE_BASE + 0x14C)        /* FIFO 4配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF5_WRD0_REG (CSR_PIE_BASE + 0x150)        /* FIFO 5配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF5_WRD1_REG (CSR_PIE_BASE + 0x154)        /* FIFO 5配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF5_WRD2_REG (CSR_PIE_BASE + 0x158)        /* FIFO 5配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF5_WRD3_REG (CSR_PIE_BASE + 0x15C)        /* FIFO 5配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF6_WRD0_REG (CSR_PIE_BASE + 0x160)        /* FIFO 6配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF6_WRD1_REG (CSR_PIE_BASE + 0x164)        /* FIFO 6配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF6_WRD2_REG (CSR_PIE_BASE + 0x168)        /* FIFO 6配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF6_WRD3_REG (CSR_PIE_BASE + 0x16C)        /* FIFO 6配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF7_WRD0_REG (CSR_PIE_BASE + 0x170)        /* FIFO 7配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF7_WRD1_REG (CSR_PIE_BASE + 0x174)        /* FIFO 7配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF7_WRD2_REG (CSR_PIE_BASE + 0x178)        /* FIFO 7配置接口寄存器 */
#define CSR_PIE_CSR_BD_IF7_WRD3_REG (CSR_PIE_BASE + 0x17C)        /* FIFO 7配置接口寄存器 */
#define CSR_PIE_RLS_BD_IF0_WRD0_REG (CSR_PIE_BASE + 0x180)        /* μP释放BD接口寄存器 */
#define CSR_PIE_RLS_BD_IF0_WRD1_REG (CSR_PIE_BASE + 0x184)        /* μP释放BD接口寄存器 */
#define CSR_PIE_RLS_BD_IF0_WRD2_REG (CSR_PIE_BASE + 0x188)        /* μP释放BD接口寄存器 */
#define CSR_PIE_RLS_BD_IF0_WRD3_REG (CSR_PIE_BASE + 0x18C)        /* μP释放BD接口寄存器 */
#define CSR_PIE_RLS_BD_IF1_WRD0_REG (CSR_PIE_BASE + 0x190)        /* NCSI释放BD接口寄存器 */
#define CSR_PIE_RLS_BD_IF1_WRD1_REG (CSR_PIE_BASE + 0x194)        /* NCSI释放BD接口寄存器 */
#define CSR_PIE_RLS_BD_IF1_WRD2_REG (CSR_PIE_BASE + 0x198)        /* NCSI释放BD接口寄存器 */
#define CSR_PIE_RLS_BD_IF1_WRD3_REG (CSR_PIE_BASE + 0x19C)        /* NCSI释放BD接口寄存器 */
#define CSR_PIE_ADD_BD_IF0_WRD0_REG (CSR_PIE_BASE + 0x200)        /* μP更新BD接口寄存器,SGL模式下写接口寄存器 */
#define CSR_PIE_ADD_BD_IF0_WRD1_REG (CSR_PIE_BASE + 0x204)        /* μP更新BD接口寄存器,SGL模式下写接口寄存器 */
#define CSR_PIE_ADD_BD_IF0_WRD2_REG (CSR_PIE_BASE + 0x208)        /* μP更新BD接口寄存器,SGL模式下写接口寄存器 */
#define CSR_PIE_ADD_BD_IF0_WRD3_REG (CSR_PIE_BASE + 0x20C)        /* μP更新BD接口寄存器,SGL模式下写接口寄存器 */
#define CSR_PIE_ADD_BD_IF1_WRD0_REG (CSR_PIE_BASE + 0x210)        /* NCSI更新BD接口寄存器 */
#define CSR_PIE_ADD_BD_IF1_WRD1_REG (CSR_PIE_BASE + 0x214)        /* NCSI更新BD接口寄存器 */
#define CSR_PIE_ADD_BD_IF1_WRD2_REG (CSR_PIE_BASE + 0x218)        /* NCSI更新BD接口寄存器 */
#define CSR_PIE_ADD_BD_IF1_WRD3_REG (CSR_PIE_BASE + 0x21C)        /* NCSI更新BD接口寄存器 */
#define CSR_PIE_OQ2UP_BD_IF_WRD0_REG (CSR_PIE_BASE + 0x220)       /* 中断读取BD接口寄存器 */
#define CSR_PIE_OQ2UP_BD_IF_WRD1_REG (CSR_PIE_BASE + 0x224)       /* 中断读取BD接口寄存器 */
#define CSR_PIE_OQ2UP_BD_IF_WRD2_REG (CSR_PIE_BASE + 0x228)       /* 中断读取BD接口寄存器 */
#define CSR_PIE_OQ2UP_BD_IF_WRD3_REG (CSR_PIE_BASE + 0x22C)       /* 中断读取BD接口寄存器 */
#define CSR_PIE_CSR_AXI_MSR_INF_REG (CSR_PIE_BASE + 0x240)        /* AXI的master接口配置寄存器 */
#define CSR_PIE_BD_ERR_STATUS_REG (CSR_PIE_BASE + 0x300)          /* BD配置错误状态寄存器 */
#define CSR_PIE_BM_READ0_CNT_REG (CSR_PIE_BASE + 0x308)           /* FIFO0的读BD计数器 */
#define CSR_PIE_BM_READ1_CNT_REG (CSR_PIE_BASE + 0x30C)           /* FIFO1的读BD计数器 */
#define CSR_PIE_BM_READ2_CNT_REG (CSR_PIE_BASE + 0x310)           /* FIFO2的读BD计数器 */
#define CSR_PIE_BM_READ3_CNT_REG (CSR_PIE_BASE + 0x314)           /* FIFO3的读BD计数器 */
#define CSR_PIE_BM_READ4_CNT_REG (CSR_PIE_BASE + 0x318)           /* FIFO4的读BD计数器 */
#define CSR_PIE_BM_READ5_CNT_REG (CSR_PIE_BASE + 0x31C)           /* FIFO5的读BD计数器 */
#define CSR_PIE_BM_READ6_CNT_REG (CSR_PIE_BASE + 0x320)           /* FIFO6的读BD计数器 */
#define CSR_PIE_BM_READ7_CNT_REG (CSR_PIE_BASE + 0x324)           /* FIFO7的读BD计数器 */
#define CSR_PIE_BM_WRITE0_CNT_REG (CSR_PIE_BASE + 0x328)          /* FIFO0的写BD计数器 */
#define CSR_PIE_BM_WRITE1_CNT_REG (CSR_PIE_BASE + 0x32C)          /* FIFO1的写BD计数器 */
#define CSR_PIE_BM_WRITE2_CNT_REG (CSR_PIE_BASE + 0x330)          /* FIFO2的写BD计数器 */
#define CSR_PIE_BM_WRITE3_CNT_REG (CSR_PIE_BASE + 0x334)          /* FIFO3的写BD计数器 */
#define CSR_PIE_BM_WRITE4_CNT_REG (CSR_PIE_BASE + 0x338)          /* FIFO4的写BD计数器 */
#define CSR_PIE_BM_WRITE5_CNT_REG (CSR_PIE_BASE + 0x33C)          /* FIFO5的写BD计数器 */
#define CSR_PIE_BM_WRITE6_CNT_REG (CSR_PIE_BASE + 0x340)          /* FIFO6的写BD计数器 */
#define CSR_PIE_BM_WRITE7_CNT_REG (CSR_PIE_BASE + 0x344)          /* FIFO7的写BD计数器 */
#define CSR_PIE_BM_FIFO0X1_STATUS_REG (CSR_PIE_BASE + 0x348)      /* FIFO 0与FIFO 1状态寄存器 */
#define CSR_PIE_BM_FIFO2X3_STATUS_REG (CSR_PIE_BASE + 0x34C)      /* FIFO 2与FIFO 3状态寄存器 */
#define CSR_PIE_BM_FIFO4X5_STATUS_REG (CSR_PIE_BASE + 0x350)      /* FIFO 4与FIFO 5状态寄存器 */
#define CSR_PIE_BM_FIFO6X7_STATUS_REG (CSR_PIE_BASE + 0x354)      /* FIFO 6与FIFO 7状态寄存器 */
#define CSR_PIE_BM_READ0_EMP_CNT_REG (CSR_PIE_BASE + 0x358)       /* FIFO 0的读空次数计数器 */
#define CSR_PIE_BM_READ1_EMP_CNT_REG (CSR_PIE_BASE + 0x35C)       /* FIFO 1的读空次数计数器 */
#define CSR_PIE_BM_READ2_EMP_CNT_REG (CSR_PIE_BASE + 0x360)       /* FIFO 2的读空次数计数器 */
#define CSR_PIE_BM_READ3_EMP_CNT_REG (CSR_PIE_BASE + 0x364)       /* FIFO 3的读空次数计数器 */
#define CSR_PIE_BM_READ4_EMP_CNT_REG (CSR_PIE_BASE + 0x368)       /* FIFO 4的读空次数计数器 */
#define CSR_PIE_BM_READ5_EMP_CNT_REG (CSR_PIE_BASE + 0x36C)       /* FIFO 5的读空次数计数器 */
#define CSR_PIE_BM_READ6_EMP_CNT_REG (CSR_PIE_BASE + 0x370)       /* FIFO 6的读空次数计数器 */
#define CSR_PIE_BM_READ7_EMP_CNT_REG (CSR_PIE_BASE + 0x374)       /* FIFO 7的读空次数计数器 */
#define CSR_PIE_RX_PKT_STATUS_REG (CSR_PIE_BASE + 0x378)          /* PE发送报文状态寄存器 */
#define CSR_PIE_NCSI_BPR_CNT_REG (CSR_PIE_BASE + 0x37C)           /* NCSI反压次数计数器 */
#define CSR_PIE_IQ_BD_STATUS_REG (CSR_PIE_BASE + 0x380)           /* IQ状态寄存器 */
#define CSR_PIE_OQ_BD2UP_STATUS_REG (CSR_PIE_BASE + 0x384)        /* OQ中BD2UP队列状态寄存器 */
#define CSR_PIE_OQ_BD2NCSI_STATUS_REG (CSR_PIE_BASE + 0x388)      /* OQ中BD2NCSI队列状态寄存器 */
#define CSR_PIE_OQ_BD2IPSU_STATUS_REG (CSR_PIE_BASE + 0x38C)      /* OQ中BD2IPSU队列状态寄存器 */
#define CSR_PIE_OUT2UP_BD_CNT_REG (CSR_PIE_BASE + 0x390)          /* OUT2UP队列发送BD计数器 */
#define CSR_PIE_OUT2IPSU_BD_CNT_REG (CSR_PIE_BASE + 0x394)        /* OUT2IPSU队列发送BD计数器 */
#define CSR_PIE_OUT2NCSI_BD_CNT_REG (CSR_PIE_BASE + 0x398)        /* OUT2NCSI队列发送BD计数器 */
#define CSR_PIE_OQ_ECCS_CNT_REG (CSR_PIE_BASE + 0x39C)            /* OQ队列发生1bit的ECC错误次数统计计数器 */
#define CSR_PIE_OQ_ECCM_CNT_REG (CSR_PIE_BASE + 0x4A0)            /* OQ队列发生2bit的ECC错误次数统计计数器 */
#define CSR_PIE_AXI_RD_LATENCY_AVG_CNT_REG (CSR_PIE_BASE + 0x4A4) /* AXI master的burst读延迟的平均值 */
#define CSR_PIE_AXI_WR_LATENCY_AVG_CNT_REG (CSR_PIE_BASE + 0x4A8) /* AXI master的burst写延迟的平均值 */
#define CSR_PIE_AXI_RD_LATENCY_MAX_CNT_REG (CSR_PIE_BASE + 0x4AC) /* AXI master的burst读延迟的最大值 */
#define CSR_PIE_AXI_WR_LATENCY_MAX_CNT_REG (CSR_PIE_BASE + 0x4B0) /* AXI master的burst写延迟的最大值 */
#define CSR_PIE_AXI_RD_ACC_CNT_REG (CSR_PIE_BASE + 0x4B4)         /* AXI master的读outstanding总数 */
#define CSR_PIE_AXI_WR_ACC_CNT_REG (CSR_PIE_BASE + 0x4B8)         /* AXI master的写outstanding总数 */
#define CSR_PIE_AXI_RD_OTD_CNT_REG (CSR_PIE_BASE + 0x4BC)         /* AXI读outstanding计数器 */
#define CSR_PIE_AXI_WR_OTD_CNT_REG (CSR_PIE_BASE + 0x4C0)         /* AXI写outstanding计数器 */
#define CSR_PIE_TXDMA_DAT_FF_TH_REG (CSR_PIE_BASE + 0x4D0)        /* TXDMA报文数据存储fifo水线配置寄存器 */
#define CSR_PIE_TXDMA_DAT_FF_STA_REG (CSR_PIE_BASE + 0x4D4)       /* TXDMA报文数据存储fifo状态显示寄存器 */
#define CSR_PIE_TXDMA_INF_FF_TH_REG (CSR_PIE_BASE + 0x4D8)        /* TXDMA报文信息存储fifo水线配置寄存器 */
#define CSR_PIE_TXDMA_INF_FF_STA_REG (CSR_PIE_BASE + 0x4DC)       /* TXDMA报文信息存储fifo状态显示寄存器 */
#define CSR_PIE_IPSUIF_FF_TH_REG (CSR_PIE_BASE + 0x4E0)           /* IPSUIF数据存储fifo水线配置寄存器 */
#define CSR_PIE_IPSUIF_FF_STA_REG (CSR_PIE_BASE + 0x4E4)          /* IPSUIF数据存储fifo状态显示寄存器 */
#define CSR_PIE_BM_READ0_FUL_CNT_REG (CSR_PIE_BASE + 0x4E8)       /* FIFO 0的写满次数计数器 */
#define CSR_PIE_BM_READ1_FUL_CNT_REG (CSR_PIE_BASE + 0x4EC)       /* FIFO 1的写满次数计数器 */
#define CSR_PIE_BM_READ2_FUL_CNT_REG (CSR_PIE_BASE + 0x4F0)       /* FIFO 2的写满次数计数器 */
#define CSR_PIE_BM_READ3_FUL_CNT_REG (CSR_PIE_BASE + 0x4F4)       /* FIFO 3的写满次数计数器 */
#define CSR_PIE_BM_READ4_FUL_CNT_REG (CSR_PIE_BASE + 0x4F8)       /* FIFO 4的写满次数计数器 */
#define CSR_PIE_BM_READ5_FUL_CNT_REG (CSR_PIE_BASE + 0x4FC)       /* FIFO 5的写满次数计数器 */
#define CSR_PIE_BM_READ6_FUL_CNT_REG (CSR_PIE_BASE + 0x500)       /* FIFO 6的写满次数计数器 */
#define CSR_PIE_BM_READ7_FUL_CNT_REG (CSR_PIE_BASE + 0x504)       /* FIFO 7的写满次数计数器 */
#define CSR_PIE_RX_PARITY_ERR_CNT_REG (CSR_PIE_BASE + 0x508)      /* RXDMA中出现的parity校验错误统计计数器 */
#define CSR_PIE_TX_PARITY_ERR_CNT_REG (CSR_PIE_BASE + 0x50C)      /* TXDMA中出现的parity校验错误统计计数器 */
#define CSR_PIE_TX_MINLEN_ERR_CNT_REG (CSR_PIE_BASE + 0x510)      /* TXDMA中长度小于16字节的报文统计计数器 */
#define CSR_PIE_TX_BDSIZE_ERR_CNT_REG (CSR_PIE_BASE + 0x514)      /* TXDMA中长度大于BD SIZE的报文统计计数器 */
#define CSR_PIE_TX_BDCODE_ERR_CNT_REG (CSR_PIE_BASE + 0x518)  /* TXDMA中BDCODE的ERR域中包含错误信息的报文统计计数器 */
#define CSR_PIE_TX_SGL_CI_TH_REG (CSR_PIE_BASE + 0x51C)       /* TXDMA中sgl模型下ci指针计数阈值 */
#define CSR_PIE_TX_SGL_CI_CNT_REG (CSR_PIE_BASE + 0x520)      /* TXDMA中sgl模型下ci指针计数值 */
#define CSR_PIE_QM_ECC_ERR_ADDR_REG (CSR_PIE_BASE + 0x524)    /* QM中ecc错误地址 */
#define CSR_PIE_PIE_ECC_BYPASS_REG (CSR_PIE_BASE + 0x528)     /* PIE中memory的ecc bypass信号 */
#define CSR_PIE_PEIF_FIFO_STA_REG (CSR_PIE_BASE + 0x52C)      /* PEIF中异步fifo的状态信号 */
#define CSR_PIE_QM_RAM_ECC_INSR_REG (CSR_PIE_BASE + 0x530)    /* QM模块内RAM的ECC插错寄存器 */
#define CSR_PIE_PIE_INITIAL_END_REG (CSR_PIE_BASE + 0x534)    /* PIE初始化完成标志寄存器 */
#define CSR_PIE_TX_RX_RAM_ECC_INSR_REG (CSR_PIE_BASE + 0x538) /* TxDMA与RxDMA内RAM的ECC插错寄存器 */
#define CSR_PIE_RX_CERR_CNT_REG (CSR_PIE_BASE + 0x53C)        /* RxDMA发生1bit的ECC错误次数统计计数器 */
#define CSR_PIE_RX_UCERR_CNT_REG (CSR_PIE_BASE + 0x540)       /* RxDMA发生2bit的ECC错误次数统计计数器 */
#define CSR_PIE_TX_CERR_CNT_REG (CSR_PIE_BASE + 0x544)        /* TxDMA发生1bit的ECC错误次数统计计数器 */
#define CSR_PIE_TX_UCERR_CNT_REG (CSR_PIE_BASE + 0x548)       /* TxDMA发生2bit的ECC错误次数统计计数器 */
#define CSR_PIE_RX_ECC_ERR_ADDR_REG (CSR_PIE_BASE + 0x54C)    /* RxDMA的ECC错误地址 */
#define CSR_PIE_TX_ECC_ERR_ADDR_REG (CSR_PIE_BASE + 0x550)    /* TxDMA的ECC错误地址 */

/* MPU_ICL_SUBCTRL Base address of Module's Register */
#define CSR_MPU_ICL_SUBCTRL_BASE (0x1040000)

/* **************************************************************************** */
/*                      MPU_ICL_SUBCTRL Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_MPU_ICL_SUBCTRL_SC_CHAIN_ERR_INT_STATUS_REG \
    (CSR_MPU_ICL_SUBCTRL_BASE + 0x0) /* CFG_BUS CHAIN ERR中断状态寄存器 */
#define CSR_MPU_ICL_SUBCTRL_SC_CHAIN_ERR_INT_EN_REG \
    (CSR_MPU_ICL_SUBCTRL_BASE + 0x4) /* CFG_BUS CHAIN ERR中断使能寄存器 */
#define CSR_MPU_ICL_SUBCTRL_SC_CHAIN_ERR_INT_SET_REG \
    (CSR_MPU_ICL_SUBCTRL_BASE + 0x8) /* CFG_BUS CHAIN ERR软件模拟中断寄存器 */
#define CSR_MPU_ICL_SUBCTRL_SC_CHAIN_ERR_INT_RAW_STATUS_REG \
    (CSR_MPU_ICL_SUBCTRL_BASE + 0xC) /* CFG_BUS CHAIN ERR原始中断状态寄存器 */
#define CSR_MPU_ICL_SUBCTRL_SC_SAW_ERRRSP_REG (CSR_MPU_ICL_SUBCTRL_BASE + 0x10)   /* 三级译码的ERR响应类型控制寄存器。 \
                                                                                   */
#define CSR_MPU_ICL_SUBCTRL_SC_CFG_SMMU_BDF_REG (CSR_MPU_ICL_SUBCTRL_BASE + 0x14) /* SC_CFG_SMMU_BDF控制寄存器。 */
#define CSR_MPU_ICL_SUBCTRL_SC_CFG_MBIX_DIDBA_REG (CSR_MPU_ICL_SUBCTRL_BASE + 0x18) /* SC_CFG_MBIGEN_BDF控制寄存器。 \
                                                                                     */
#define CSR_MPU_ICL_SUBCTRL_SC_SMMU_EVENT_REG (CSR_MPU_ICL_SUBCTRL_BASE + 0x1C)     /* SC_SMMU_EVENT控制寄存器。 */
#define CSR_MPU_ICL_SUBCTRL_SC_MPU_CTRL_REG (CSR_MPU_ICL_SUBCTRL_BASE + 0x20)       /* MPU控制寄存器。 */
#define CSR_MPU_ICL_SUBCTRL_SC_CFG_BUS_CTRL_REG (CSR_MPU_ICL_SUBCTRL_BASE + 0x24)   /* CFG_BUS_CTRL控制寄存器。 */
#define CSR_MPU_ICL_SUBCTRL_SC_CMD_DELY_DEFINE_REG \
    (CSR_MPU_ICL_SUBCTRL_BASE + 0x28) /* CFG_BUS 命令之间访问延迟配置寄存器。 */
#define CSR_MPU_ICL_SUBCTRL_SC_REG_RES_0_REG (CSR_MPU_ICL_SUBCTRL_BASE + 0x2C) /* 备用寄存器 */
#define CSR_MPU_ICL_SUBCTRL_SC_REG_RES_1_REG (CSR_MPU_ICL_SUBCTRL_BASE + 0x30) /* 备用寄存器 */
#define CSR_MPU_ICL_SUBCTRL_SC_REG_RES_2_REG (CSR_MPU_ICL_SUBCTRL_BASE + 0x34) /* 备用寄存器 */
#define CSR_MPU_ICL_SUBCTRL_SC_REG_RES_3_REG (CSR_MPU_ICL_SUBCTRL_BASE + 0x38) /* 备用寄存器 */
#define CSR_MPU_ICL_SUBCTRL_NC_REG_RES_0_REG (CSR_MPU_ICL_SUBCTRL_BASE + 0x3C) /* SPU到R52的事务请求中断 */
#define CSR_MPU_ICL_SUBCTRL_NC_REG_RES_1_REG (CSR_MPU_ICL_SUBCTRL_BASE + 0x40) /* SPU到R52的事务应答中断 */
#define CSR_MPU_ICL_SUBCTRL_NC_REG_RES_2_REG (CSR_MPU_ICL_SUBCTRL_BASE + 0x44) /* R52到SPU的事务请求中断 */
#define CSR_MPU_ICL_SUBCTRL_NC_REG_RES_3_REG (CSR_MPU_ICL_SUBCTRL_BASE + 0x48) /* R52到SPU的事务应答中断 */

/* apb2ff_csr Base address of Module's Register */
#define CSR_APB2FF_CSR_BASE (0x1F03000)

/* **************************************************************************** */
/*                      apb2ff_csr Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_CTRL_REG (CSR_APB2FF_CSR_BASE + 0x100)    /* FIC的间接寻址控制寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_TIMEOUT_REG (CSR_APB2FF_CSR_BASE + 0x104) /* FIC的间接寻址最大允许时间寄存器 \
                                                                                   */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_0_REG (CSR_APB2FF_CSR_BASE + 0x108)  /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_1_REG (CSR_APB2FF_CSR_BASE + 0x10C)  /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_2_REG (CSR_APB2FF_CSR_BASE + 0x110)  /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_3_REG (CSR_APB2FF_CSR_BASE + 0x114)  /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_4_REG (CSR_APB2FF_CSR_BASE + 0x118)  /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_5_REG (CSR_APB2FF_CSR_BASE + 0x11C)  /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_6_REG (CSR_APB2FF_CSR_BASE + 0x120)  /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_7_REG (CSR_APB2FF_CSR_BASE + 0x124)  /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_8_REG (CSR_APB2FF_CSR_BASE + 0x128)  /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_9_REG (CSR_APB2FF_CSR_BASE + 0x12C)  /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_10_REG (CSR_APB2FF_CSR_BASE + 0x130) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_11_REG (CSR_APB2FF_CSR_BASE + 0x134) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_12_REG (CSR_APB2FF_CSR_BASE + 0x138) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_13_REG (CSR_APB2FF_CSR_BASE + 0x13C) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_14_REG (CSR_APB2FF_CSR_BASE + 0x140) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_15_REG (CSR_APB2FF_CSR_BASE + 0x144) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_16_REG (CSR_APB2FF_CSR_BASE + 0x148) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_17_REG (CSR_APB2FF_CSR_BASE + 0x14C) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_18_REG (CSR_APB2FF_CSR_BASE + 0x150) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_19_REG (CSR_APB2FF_CSR_BASE + 0x154) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_20_REG (CSR_APB2FF_CSR_BASE + 0x158) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_21_REG (CSR_APB2FF_CSR_BASE + 0x15C) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_22_REG (CSR_APB2FF_CSR_BASE + 0x160) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_23_REG (CSR_APB2FF_CSR_BASE + 0x164) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_24_REG (CSR_APB2FF_CSR_BASE + 0x168) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_25_REG (CSR_APB2FF_CSR_BASE + 0x16C) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_26_REG (CSR_APB2FF_CSR_BASE + 0x170) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_27_REG (CSR_APB2FF_CSR_BASE + 0x174) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_28_REG (CSR_APB2FF_CSR_BASE + 0x178) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_29_REG (CSR_APB2FF_CSR_BASE + 0x17C) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_30_REG (CSR_APB2FF_CSR_BASE + 0x180) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_INDIR_DATA_31_REG (CSR_APB2FF_CSR_BASE + 0x184) /* FIC的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_FIC_VERSION_REG (CSR_APB2FF_CSR_BASE + 0x188)       /* APB2FF模块FIC预留ECO寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_CTRL_REG (CSR_APB2FF_CSR_BASE + 0x400)    /* MAG的间接寻址控制寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_TIMEOUT_REG (CSR_APB2FF_CSR_BASE + 0x404) /* MAG的间接寻址最大允许时间寄存器 \
                                                                                   */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_0_REG (CSR_APB2FF_CSR_BASE + 0x408)  /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_1_REG (CSR_APB2FF_CSR_BASE + 0x40C)  /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_2_REG (CSR_APB2FF_CSR_BASE + 0x410)  /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_3_REG (CSR_APB2FF_CSR_BASE + 0x414)  /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_4_REG (CSR_APB2FF_CSR_BASE + 0x418)  /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_5_REG (CSR_APB2FF_CSR_BASE + 0x41C)  /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_6_REG (CSR_APB2FF_CSR_BASE + 0x420)  /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_7_REG (CSR_APB2FF_CSR_BASE + 0x424)  /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_8_REG (CSR_APB2FF_CSR_BASE + 0x428)  /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_9_REG (CSR_APB2FF_CSR_BASE + 0x42C)  /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_10_REG (CSR_APB2FF_CSR_BASE + 0x430) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_11_REG (CSR_APB2FF_CSR_BASE + 0x434) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_12_REG (CSR_APB2FF_CSR_BASE + 0x438) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_13_REG (CSR_APB2FF_CSR_BASE + 0x43C) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_14_REG (CSR_APB2FF_CSR_BASE + 0x440) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_15_REG (CSR_APB2FF_CSR_BASE + 0x444) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_16_REG (CSR_APB2FF_CSR_BASE + 0x448) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_17_REG (CSR_APB2FF_CSR_BASE + 0x44C) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_18_REG (CSR_APB2FF_CSR_BASE + 0x450) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_19_REG (CSR_APB2FF_CSR_BASE + 0x454) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_20_REG (CSR_APB2FF_CSR_BASE + 0x458) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_21_REG (CSR_APB2FF_CSR_BASE + 0x45C) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_22_REG (CSR_APB2FF_CSR_BASE + 0x460) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_23_REG (CSR_APB2FF_CSR_BASE + 0x464) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_24_REG (CSR_APB2FF_CSR_BASE + 0x468) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_25_REG (CSR_APB2FF_CSR_BASE + 0x46C) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_26_REG (CSR_APB2FF_CSR_BASE + 0x470) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_27_REG (CSR_APB2FF_CSR_BASE + 0x474) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_28_REG (CSR_APB2FF_CSR_BASE + 0x478) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_29_REG (CSR_APB2FF_CSR_BASE + 0x47C) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_30_REG (CSR_APB2FF_CSR_BASE + 0x480) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_INDIR_DATA_31_REG (CSR_APB2FF_CSR_BASE + 0x484) /* MAG的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_MAG_VERSION_REG (CSR_APB2FF_CSR_BASE + 0x488)       /* APB2FF模块MAG预留ECO寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_CTRL_REG (CSR_APB2FF_CSR_BASE + 0x700)  /* NGPCS的间接寻址控制寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_TIMEOUT_REG \
    (CSR_APB2FF_CSR_BASE + 0x704) /* NGPCS的间接寻址最大允许时间寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_0_REG (CSR_APB2FF_CSR_BASE + 0x708)  /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_1_REG (CSR_APB2FF_CSR_BASE + 0x70C)  /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_2_REG (CSR_APB2FF_CSR_BASE + 0x710)  /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_3_REG (CSR_APB2FF_CSR_BASE + 0x714)  /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_4_REG (CSR_APB2FF_CSR_BASE + 0x718)  /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_5_REG (CSR_APB2FF_CSR_BASE + 0x71C)  /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_6_REG (CSR_APB2FF_CSR_BASE + 0x720)  /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_7_REG (CSR_APB2FF_CSR_BASE + 0x724)  /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_8_REG (CSR_APB2FF_CSR_BASE + 0x728)  /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_9_REG (CSR_APB2FF_CSR_BASE + 0x72C)  /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_10_REG (CSR_APB2FF_CSR_BASE + 0x730) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_11_REG (CSR_APB2FF_CSR_BASE + 0x734) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_12_REG (CSR_APB2FF_CSR_BASE + 0x738) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_13_REG (CSR_APB2FF_CSR_BASE + 0x73C) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_14_REG (CSR_APB2FF_CSR_BASE + 0x740) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_15_REG (CSR_APB2FF_CSR_BASE + 0x744) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_16_REG (CSR_APB2FF_CSR_BASE + 0x748) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_17_REG (CSR_APB2FF_CSR_BASE + 0x74C) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_18_REG (CSR_APB2FF_CSR_BASE + 0x750) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_19_REG (CSR_APB2FF_CSR_BASE + 0x754) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_20_REG (CSR_APB2FF_CSR_BASE + 0x758) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_21_REG (CSR_APB2FF_CSR_BASE + 0x75C) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_22_REG (CSR_APB2FF_CSR_BASE + 0x760) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_23_REG (CSR_APB2FF_CSR_BASE + 0x764) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_24_REG (CSR_APB2FF_CSR_BASE + 0x768) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_25_REG (CSR_APB2FF_CSR_BASE + 0x76C) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_26_REG (CSR_APB2FF_CSR_BASE + 0x770) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_27_REG (CSR_APB2FF_CSR_BASE + 0x774) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_28_REG (CSR_APB2FF_CSR_BASE + 0x778) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_29_REG (CSR_APB2FF_CSR_BASE + 0x77C) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_30_REG (CSR_APB2FF_CSR_BASE + 0x780) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_INDIR_DATA_31_REG (CSR_APB2FF_CSR_BASE + 0x784) /* NGPCS的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_NGPCS_VERSION_REG (CSR_APB2FF_CSR_BASE + 0x788)       /* APB2FF模块NGPCS预留ECO寄存器 */
#define CSR_APB2FF_CSR_APB2FF_ANTRING_INDIR_CTRL_REG (CSR_APB2FF_CSR_BASE + 0xA00)  /* ANTRING的间接寻址控制寄存器 */
#define CSR_APB2FF_CSR_APB2FF_ANTRING_INDIR_TIMEOUT_REG \
    (CSR_APB2FF_CSR_BASE + 0xA04) /* ANTRING的间接寻址最大允许时间寄存器 */
#define CSR_APB2FF_CSR_APB2FF_ANTRING_INDIR_DATA_REG (CSR_APB2FF_CSR_BASE + 0xA08) /* ANTRING的间接寻址数据寄存器 */
#define CSR_APB2FF_CSR_APB2FF_ANTRING_VERSION_REG (CSR_APB2FF_CSR_BASE + 0xA0C)    /* APB2FF模块ANTRING预留ECO寄存器 */

#endif // MPU_REG_OFFSET_H
